[發明專利]一種改進型噪聲抑制電路

在審

• 申請號: 202011644827.8
• 申請日: 2020-12-31
• 公開（公告）號: CN112688663A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 洪鋒明
• 申請（專利權）人: 成都瓴科微電子有限責任公司
• 主分類號: H03H11/04
• 分類號: H03H11/04
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

本發明公開了一種改進型噪聲抑制電路，所述噪聲抑制電路包括：緩沖器Buffer1，其正向輸入端接輸入信號VREF，用于接收降噪前的帶隙基準電壓VREF；基準電壓調節電路，其輸入端連接所述緩沖器Buffer1反向輸入端和輸出端，用于處理基準電壓VREF并生成電壓可調的基準電壓源VREF1；有源電阻電路，其輸入端連接所述基準電壓調節電路輸出端；快速響應電路，其輸入端連接所述基準電壓調節電路輸出端，用于快速建立低噪聲基準源VREF2。本發明提出了一種改進型VREF基準電壓噪聲抑制電路，相較于傳統VREF基準電壓噪聲抑制電路，省略了傳統NR降噪管腳，減小外接電容CNR的電容值，減少了應用外圍器件，提高集成度；同時加快VREF的響應速度，降噪的同時不影響輸出響應。

技術領域

本發明涉及電子電路技術領域，具體的，涉及一種改進型噪聲抑制電路。

背景技術

在電子電路技術領域，研究者們將電子線路中目的信號以外的所有信號統稱為噪聲，當噪聲電壓達到一定強度時，就會使電路受到干擾。一般來說，噪聲沒辦法徹底消除，只能設法降低噪聲強度或提高電路抗擾度，以防止噪聲形成干擾。傳統噪聲抑制電路為了減小基準電壓VREF噪聲，通常在VREF和誤差放大器之間串聯一個電阻RNR，并通過NR管腳外接一個濾波電容CNR來達到過濾噪聲的目的，但這種做法不但增加了一個管腳和外部器件，在RNR和CNR降噪的同時，較大的CNR值還會引起參考電壓VREF有較大的延時。

發明內容

本發明的目的在于，針對上述問題，提出一種改進型噪聲抑制電路。

所述噪聲抑制電路包括緩沖器Buffer1、基準電壓調節電路、有源電阻電路和快速響應電路：

緩沖器Buffer1，其正向輸入端接輸入信號VREF，用于接收降噪前的帶隙基準電壓VREF；

基準電壓調節電路，其輸入端連接所述緩沖器Buffer1反向輸入端和輸出端，用于處理基準電壓VREF并生成電壓可調的基準電壓源VREF1；

有源電阻電路，其輸入端連接所述基準電壓調節電路輸出端，用于接收并處理基準電壓調節電路輸出的基準電壓源VREF1，生成低噪聲基準源VREF2；

快速響應電路，其輸入端連接所述基準電壓調節電路輸出端，其輸出端連接有源電阻輸出端，用于快速建立低噪聲基準源VREF2。

所述噪聲抑制電路還包括濾波電容C1，所述濾波電容C1連接有源電阻電路和快速響應電路輸出端。

所述基準電壓調節電路由第一NMOS管MN1、第一PMOS管MP1、第二PMOS管MP2、第一電阻R1、第二電阻R2和第三電阻R3組成，其中，所述第一NMOS管MN1的漏極分別接第一PMOS管MP1的漏極、第一PMOS管MP1的柵極和第二PMOS管MP2的柵極，其源極和襯底連接第一電阻R1一端；所述第一PMOS管MP1的源極和襯底連接所述第二PMOS管MP2的源極和襯底，其漏極連接第二電阻R2一端；所述第三電阻R3連接第二電阻R2另一端。

所述有源電阻電路由第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5組成，其中，所述第二NMOS管MN2的源極和襯底、第三NMOS管MN3的源極和襯底和第四NMOS管MN4的襯底接地；所述第四NMOS管MN4的漏極接第三PMOS管MP3的柵極和漏極、第四PMOS管MP4的柵極和第五PMOS管MP5的柵極；所述第五PMOS管MP5的源極連接第四PMOS管MP4的漏極，其漏極連接快速響應電路。

所述快速響應電路由第五NMOS管MN5、第六PMOS管MP6和反相器INV1組成，其中，所述第五NMOS管MN5的漏極連接第六PMOS管MP6的漏極；所述反相器INV1的輸入端連接輸入信號VREF2_DET和第五NMOS管MN5的柵極，其輸出端接第六PMOS管MP6的柵極。