[發明專利]一種GaN器件及其制備方法

在審

• 申請號: 202011644679.X
• 申請日: 2020-12-30
• 公開（公告）號: CN112864242A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 蔣洋;于洪宇;汪青;鄭韋志;喬澤鵬;范夢雅
• 申請（專利權）人: 南方科技大學
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L21/335;H01L29/06
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 潘登

本發明實施例公開了一種GaN器件及其制備方法。該GaN器件包括襯底以及依次層疊于所述襯底上的緩沖層、外延層和金屬電極層，外延層包括依次層疊于襯底上的GaN溝道層、AlN層和勢壘層，金屬電極層包括源漏金屬層，其中，源漏金屬層包括朝向襯底一側延伸至外延層內的凸起結構，將金屬電極層中的源極和漏極都與外延層接觸，形成歐姆接觸電極的機理，并且在源極和漏極金屬電極層設置朝向襯底一側延伸至外延層內的凸起結構，增大金屬電極層與外延層的接觸面積，減小歐姆接觸電阻，從而降低GaN器件的導通電阻，通過源漏電極區域的刻蝕，實現了低溫歐姆接觸工藝，提高了GaN器件的整體可靠性。

技術領域

本發明實施例涉及GaN射頻器件技術領域，尤其涉及一種GaN器件及其制備方法。

背景技術

氮化鎵(GaN)材料具有寬禁帶寬度，高擊穿電場，高熱導率，高電子飽和速率以及更高的抗輻射能力，在高溫、高頻、抗輻射以及大功率半導體器件中有廣泛的應用前景。GaN基高電子遷移率晶體管(HEMT)已廣泛應用于微波通訊和電力電子轉換等領域。

GaN HEMT器件的導通電阻是影響器件性能的關鍵指標，如GaN HEMT 器件的導通電阻大，在射頻器件中體現為輸出功率密度降低，在電力電子器件中體現為導通損耗增加從而影響電源轉換效率，同時導通電阻大會導致器件發熱量大，增加散熱成本甚至影響器件可靠性。目前，主要通過優化外延材料的方法降低材料本身的溝道電阻，而目前材料本身的電阻已經達到了250Ω左右，很難再有很大的突破，在一定程度上不能有效地增加金屬電極和GaN之間的接觸面積，進而不能降低器件的導通電阻，并且制備工藝較為復雜。

發明內容

本發明實施例提供一種GaN器件及其制備方法，可以有效地增加金屬電極和GaN之間的接觸面積，有效降低器件的歐姆接觸電阻，從而降低器件的導通電阻，并且制備工藝簡單，實現成本較低。

第一方面，本發明實施例提供了一種GaN器件，該器件包括：

襯底以及依次層疊于所述襯底上的緩沖層、外延層和金屬電極層，所述外延層包括依次層疊于所述襯底上的GaN層、AlN層和勢壘層，所述金屬電極層包括源漏金屬層；

其中，所述源漏金屬層包括朝向所述襯底一側延伸至所述外延層內的凸起結構。

可選的，所述凸起結構包括多個第一子凸起。

可選的，所述凸起結構還包括位于所述多個第一子凸起遠離所述襯底一側的第二子凸起，所述第二子凸起與所述多個第一子凸起連接。

可選的，所述第一子凸起的高度小于所述勢壘層的厚度。

可選的，所述第一子凸起的高度大于或等于所述勢壘層的厚度小于所述勢壘層和所述AlN層的厚度之和。

可選的，所述第一子凸起的高度大于或等于所述勢壘層和所述AlN層的厚度之和，且小于或等于所述勢壘層、所述AlN層和所述GaN層的厚度之和。

可選的，所述第一子凸起垂直于所述第一方向的截面形狀為圓形，所述第一方向為所述襯底和所述緩沖層的層疊方向。

可選的，所述源漏金屬層包括源極和漏極，所述源極的多個所述第一子凸起排列包括但不限于矩陣、圓形、矩形、Z字形、X形、對角線位于同一直線上的兩個正方形或多個錯位排列的行結構，所述漏極的多個所述第一子凸起排列包括但不限于矩陣、圓形、矩形、Z字形、X形、對角線位于同一直線上的兩個正方形或多個錯位排列的行結構。

第二方面，本發明實施例還提供了一種GaN器件，包括：

提供襯底；

在所述襯底上依次形成緩沖層、外延層和金屬電極層，所述外延層包括依次層疊于所述襯底上的GaN層、AlN層和勢壘層，所述金屬電極層包括源漏金屬層；