[發明專利]一種布局前高速串行信號通道仿真的創新方法

在審

• 申請號: 202011636589.6
• 申請日: 2020-12-31
• 公開（公告）號: CN112733352A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 蔣歷國;凌峰;夏云兵;代文亮;夏建峰;顧志超
• 申請（專利權）人: 芯和半導體科技（上海）有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 上海樂泓專利代理事務所(普通合伙) 31385
• 代理人: 蘇杰

本發明提供的布局前高速串行信號通道仿真創新方法，其特征在于，包括如下步驟：(1)根據內嵌模板快速建模；(2)建立模型之間通道的串擾關系；(3)實例化模型，建立通道連接關系；(4)設置高速串行信號通道仿真參數；(5)仿真；(6)顯示結果數據和圖片；(7)自動輸出報告。具有可視化、易操作、高效、時域頻域一起化自動仿真，有效解決了傳統方法過程中步驟之多、容易出錯、串擾關聯不直觀、時域頻域不能一起化仿真、無法直接輸出報告等費時、費力、難維護等缺點。

技術領域

本發明屬于電子設計自動化領域，具體來說是一種布局前高速串行信號通道仿真創新方法。

背景技術

傳統的布局前高速串行信號通道仿真，需要手動搭建模型，需要手動一個一個去抽取通道，在抽取通道過程中，還要人為去考慮通道之間的耦合點對仿真結果的影響；時域、頻域只能單獨去設置仿真，只能在仿真后添加標準，最終結果還不能自動輸出，需要一個一個將仿真結果粘貼到文本編輯軟件中。

在這個過程中，采用傳統方法，步驟之多，過程之繁瑣，需要耗費大量的人力，還容易出錯(各個通道的隔離度關聯不直觀)。

發明內容

為了克服現有技術中所存在的不足，本發明提供了一種布局前高速串行信號通道仿真創新方法，采用可視化配置，自動化抽取、仿真、輸出，以到達易操作、高效仿真。

本發明提供的布局前高速串行信號通道仿真創新方法，其特征在于，包括如下步驟：

(1)根據內嵌模板快速建模；

(2)建立模型之間通道的串擾關系；

(3)實例化模型，建立通道連接關系；

(4)設置高速串行信號通道仿真參數；

(5)仿真；

(6)顯示結果數據和圖片；

(7)自動輸出報告。

本發明的一個技術方案，進一步設置為，所述步驟(1)中的所述內嵌模板包括接口，方便用戶選擇所需的模板及靈活修改仿真所需的通道數量。

本發明的一個技術方案，進一步設置為，所述布局前高速串行信號通道仿真創新方法還包括設計可視化操作界面，讓用戶編輯模型之間串擾信息。

本發明的一個技術方案，進一步設置為，所述設計可視化操作界面，讓用戶實例化模型S參數或者傳輸線，以及與模型之間的連接關系。

本發明的一個技術方案，進一步設置為，所述設計可視化操作界面，讓用戶配置仿真參數、輸出結果類型、參考類型等。

本發明的一個技術方案，進一步設置為，所述布局前高速串行信號通道仿真創新方法應用于軟件后臺，所述軟件后臺自動建立連接關系，快速仿真，提取通道參數。

本發明的一個技術方案，進一步設置為，所述軟件根據用戶設計輸出結果類型及標準類型，自動計算并繪制出相應的曲線圖。

本發明的一個技術方案，進一步設置為，所述軟件自動提取仿真、模型配置參數、曲線圖信息，自動輸出報告。

本發明的有益效果至少為：本發明所述一種布局前高速串行信號通道仿真創新方法與傳統技術方式相比，具有可視化、易操作、高效、時域頻域一起化自動仿真，有效解決了傳統方法過程中步驟之多、容易出錯、串擾關聯不直觀、時域頻域不能一起化仿真、無法直接輸出報告等費時、費力、難維護等缺點。

附圖說明

圖1為本發明的方法流程圖。

具體實施方式