[發明專利]一種Booth乘法器及其運算方法

有效

• 申請號: 202011627419.1
• 申請日: 2020-12-30
• 公開（公告）號: CN112685001B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 尚德龍;李陽;劉婉婷;唐溪琴;喬樹山;周玉梅
• 申請（專利權）人: 中科南京智能技術研究院
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 北京高沃律師事務所 11569
• 代理人: 王愛濤

本發明涉及一種Booth乘法器及其運算方法，屬于乘法器運算技術領域，Booth乘法器包括初步譯碼模塊，用于對輸入的乘數和被乘數進行初步譯碼，得到部分積，并對部分積進行正負標記，得到正負標志信號；修正譯碼模塊，用于根據正負標志信號對部分積進行分類處理，并對部分積進行修正譯碼處理，得到修正部分積；4?2壓縮單元，用于對修正部分積進行兩級4?2壓縮處理，得到壓縮部分積；信號控制模塊，用于根據正負標志信號，確定取補操作中所需“加1”的個數，并控制4?2壓縮單元和32位超前進位加法器執行相應的取補操作；32位超前進位加法器，用于對壓縮部分積求和，和值為最終的乘積結果，可有效提升運算速度，增強Booth乘法器的性能，并顯著降低功耗。

技術領域

本發明涉及乘法器運算領域，特別是涉及一種Booth乘法器及其運算方法。

背景技術

乘法器是一種完成兩個互不相關的模擬信號相乘作用的電子器件，它作為乘法、除法、乘方和開方等模擬運算的主要基本單元，廣泛用于電子通信系統作為調制、解調、混頻、鑒相和自動增益控制，另外還可用于濾波、波形形成和頻率控制等場合，是一種用途廣泛的功能電路。近年來，處理海量數據需要越來越多的乘法運算，基于Booth編碼的乘法器是最常用的乘法器之一。在現有的Booth乘法器中，大多在高位部分積壓縮的過程中仍需精確壓縮，因此由于進位的問題，部分積的求和運算占主要資源和功耗，同時也限制了電路的關鍵路徑，從而使得乘法運算速度減慢，性能降低，功耗升高。因此，當下亟需一種運算速度快、高性能、低功耗的新型的Booth乘法器。

發明內容

本發明的目的是提供一種Booth乘法器及其運算方法，解決現有的Booth?乘法器普遍存在的運算速度慢、性能低、功耗高的問題，有效增強Booth乘法器的性能，并顯著降低功耗。

為實現上述目的，本發明提供了如下方案：

一種Booth乘法器，包括：

初步譯碼模塊，連接數據輸入設備，用于對輸入的乘數和被乘數進行初步譯碼，得到部分積，并對所述部分積進行正負標記，得到正負標志信號；

修正譯碼模塊，連接所述初步譯碼模塊，用于根據正負標志信號對所述部分積進行分類處理，再根據分類結果，對所述部分積進行修正譯碼處理，得到修正部分積；

4-2壓縮單元，連接所述修正譯碼模塊，用于對所述修正部分積進行兩級?4-2壓縮處理，得到壓縮部分積；

32位超前進位加法器，連接所述4-2壓縮單元，用于計算所述壓縮部分積的和值，所述和值為最終的乘積結果；

信號控制模塊，分別連接所述修正譯碼模塊、所述4-2壓縮單元和所述32?位超前進位加法器，用于根據正負標志信號，確定取補操作中所需“加1”的個數，并向所述4-2壓縮單元和所述32位超前進位加法器發送控制信號，控制所述4-2壓縮單元和所述32位超前進位加法器執行相應的取補操作；所述取補操作包括按位取反操作和“加1”操作。

可選的，所述初步譯碼模塊對輸入的乘數和被乘數進行初步譯碼，得到部分積，并對所述部分積進行正負標記，得到正負標志信號，具體包括：

對16位乘數的低8位和高8位同時進行基于radix-4的Booth初步譯碼，輸出8個初步32位部分積，定義低8位輸出的部分積為I₀～I₃，高8位輸出的部分積為I₄～I₇；

設被乘數為a，則初次譯碼后得到的所述部分積有0，a，2a三種情況，對每個所述部分積進行正負標記，輸出正負標志信號sign_n，n為0～7的整數，正負標志信號sign₀～sign₇與所述部分積I₀～I₇相對應；