[發明專利]多堆疊三維存儲器件以及其形成方法

在審

• 申請號: 202011625482.1
• 申請日: 2019-04-09
• 公開（公告）號: CN112582426A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11578
• 分類號: H01L27/11578;H01L27/11568;H01L27/11551;H01L27/11521
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

公開了三維(3D)存儲器件以及用于形成3D存儲器件的方法。在第一襯底上方形成包括交錯的犧牲層和電介質層的存儲器堆疊體。形成垂直地延伸通過所述存儲器堆疊體的溝道結構。在第二襯底中形成單晶硅層。在所述第二襯底上方的所述單晶硅層上形成包括位線的互連層。所述單晶硅層以及在其上形成的所述互連層被從所述第二襯底轉移到所述第一襯底上方的所述存儲器堆疊體上，使得所述互連層中的所述位線被電連接到所述溝道結構。

本申請為分案申請，其原申請是于2019年8月9日(國際申請日為2019年4月9日)向中國專利局提交的專利申請，申請號為201980001289.X，發明名稱為“多堆疊三維存儲器件以及其形成方法”。

相關申請的交叉引用

本申請要求于2018年12月18日提交的中國專利申請No.201811547690.7的優先權，其全部內容通過引用并入本文。

技術領域

本公開的實施例涉及三維(3D)存儲器件以及其制造方法。

背景技術

通過改進工藝技術、電路設計、編程算法以及制造工藝，平面存儲單元被縮放到更小的尺寸。然而，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰性并且成本高。結果，針對平面存儲單元的存儲密度接近上限。

3D存儲器架構能夠解決平面存儲單元中的密度限制。3D存儲器架構包括存儲器陣列以及用于控制進出存儲器陣列的信號的外圍器件。

發明內容

在本文中公開了3D存儲器件以及其制造方法的實施例。

在一個示例中，一種3D存儲器件，包括：襯底，在所述襯底上方的第一單晶硅層，在所述第一單晶硅層上方的第一存儲器堆疊體，垂直地延伸通過所述第一存儲器堆疊體的第一溝道結構，以及在所述第一存儲器堆疊體上方的第一互連層。所述第一存儲器堆疊體包括第一多個交錯的導體層和電介質層。所述第一溝道結構包括延伸到所述第一單晶硅層中并且包括單晶硅的第一下插塞。所述第一互連層包括被電連接到所述第一溝道結構的第一位線。

在另一示例中，一種3D存儲器件，包括：襯底，在所述襯底上方的第一存儲器堆疊體，垂直地延伸通過所述第一存儲器堆疊體的第一溝道結構，在所述第一存儲器堆疊體上方的第一互連層，直接在所述第一位線上的單晶硅層，在所述單晶硅層上方的第二存儲器堆疊體，垂直地延伸通過所述第二存儲器堆疊體的第二溝道結構，以及在所述第二存儲器堆疊體上方的第二互連層。所述第一存儲器堆疊體包括第一多個交錯的導體層和電介質層。所述第一互連層包括被電連接到所述第一溝道結構的第一位線。所述第二存儲器堆疊體包括第二多個交錯的導體層和電介質層。所述第二溝道結構包括延伸到所述單晶硅層中并且包括單晶硅的下插塞。所述第二互連層包括被電連接到所述第二溝道結構的第二位線。

在又一示例中，公開了一種用于形成3D存儲器件的方法。第一半導體器件被形成在第一襯底上。第一單晶硅層被從第二襯底轉移到所述第一襯底上的所述第一半導體器件上。包括交錯的犧牲層和電介質層的電介質堆疊體被形成在所述第一單晶硅層上。形成垂直地延伸通過所述電介質堆疊體的溝道結構。所述溝道結構包括延伸到所述第一單晶硅層中并且包括單晶硅的下插塞。包括交錯的導體層和所述電介質層的存儲器堆疊體是通過利用所述導體層替換所述電介質堆疊體中的所述犧牲層來形成的。形成在所述存儲器堆疊體上方并且包括被電連接到所述溝道結構的互連層。

附圖說明

被包含在本文中并且形成說明書的一部分的附圖示出了本公開的實施例，并且與說明書一起進一步用于解釋本公開的原理并且使得本領域技術人員能夠制造和使用本公開。

圖1A圖示了根據本公開的一些實施例的多堆疊3D存儲器件的一個示例的截面。

圖1B圖示了根據本公開的一些實施例的多堆疊3D存儲器件的另一示例的截面。

圖1C圖示了根據本公開的一些實施例的多堆疊3D存儲器件的又一示例的截面。