[發明專利]一種阻變存儲器及其制備方法

有效

• 申請號: 202011618520.0
• 申請日: 2020-12-31
• 公開（公告）號: CN112635668B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 郭奧
• 申請（專利權）人: 上海集成電路裝備材料產業創新中心有限公司;上海集成電路研發中心有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

一種阻變存儲器及其制備方法，該方法包括在CMOS后段工藝的第一金屬層表面淀積第一介質層以及在第一介質層中制備阻變存儲器單元的下電極；在第一介質層中依次淀積氧化物阻變層、dummy介質層和dummy金屬層并圖形化；在阻變存儲器單元結構的表面、下電極層和第一介質層表面淀積阻擋層；沉積CMOS后段工藝的第二介質層；通過第二介質層中的接觸孔及第二金屬層，引出阻變存儲器單元的上電極，下電極通過第一金屬層引出。因此，本發明限制阻變層中氧空位導電通道的形成區域，以提升器件一致性。

技術領域

本發明屬于集成電路制造領域，尤其涉及一種阻變存儲器及其制備方法。

背景技術

阻變存儲器(Resistive Random Access Memory，RRAM)是一種新型的非易失性存儲器，其同時具有高速、低功耗、非易失性、高集成度以及與互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)工藝兼容等優勢，近年來已成為新型存儲器領域的研究熱點之一，甚至已經出現商業產品。

阻變器單元是阻變存儲器技術的核心，基于過渡金屬氧化物的阻變器單元，由于與主流CMOS工藝高度兼容一直被廣泛研究，其通常采用一種類似于平行板電容的結構，即包含上電極(Top Electrode)、阻變層(Switch Layer)和下電極(Bottom Electrode)的三明治結構，其中，上下電極為導電金屬，阻變層通常為非化學計量比的過渡金屬氧化物。

在工藝實現方面，這種三明治結構通常可以直接嵌入主流CMOS工藝的后段結構中，即在不改變標準CMOS后段工藝參數的基礎上，直接將RRAM結構插入兩層金屬之間，從而實現與標準CMOS邏輯工藝的完全兼容(如圖1所示)。其中，阻變單元的上下電極和過渡金屬氧化物通常選用CMOS后段工藝兼容的金屬材料和氧化物材料。

基于過渡金屬氧化物的阻變器件的阻變機理如下：

請參閱圖1，圖1所示為現有技術中一種采用與標準CMOS邏輯工藝的完全兼容阻變器單元的結構示意圖。如圖所示，通過外加電場在氧化物阻變層中誘導形成基于氧空位的導電細絲通道(圖中有兩個在氧化物阻變層中S性線表示)，進一步通過上下電極的不同操作電壓控制導電細絲通道的連通和斷開，從而形成穩定的高低阻態。可以看出，由于上下電極重疊區域過大(從圖中看幾乎相等)，因此，在氧化物阻變層中形成的氧空位導電通道通常具有很大的不可控性，從而進一步導致阻變器單元的電特性也具有很大的離散性，該現象嚴重制約了阻變存儲器的產業化應用。

因此，怎樣提升阻變器件的一致性，尤其是從器件結構和工藝制造方面實現氧空位導電通道的可控形成，已成為業界改善RRAM器件特性的重要探索方向，也是推動RRAM技術實現產業化應用亟需突破的關鍵技術之一。

發明內容

針對現有技術能力的不足，本發明提出了一種兼容CMOS工藝的阻變存儲器的制備方法，以及基于標準CMOS工藝制備重疊區域尺寸可調的上下電極結構，由此限制阻變層中氧空位導電通道的形成區域，從而實現阻變器件單元一致性的顯著提升。

為實現上述目的，本發明的技術方案如下：

一種阻變存儲器的制備方法，所述阻變存儲器包括至少一個阻變存儲器單元；其包括如下步驟：

步驟S1：在CMOS后段工藝的第一金屬層表面淀積第一介質層并平坦化所述第一介質層；以及在所述第一介質層中制備所述阻變存儲器單元的下電極并平坦化；

步驟S2：在所述第一介質層上依次淀積氧化物阻變層、dummy介質層和dummy金屬層，并圖形化所述dummy介質層和所述dummy金屬層以形成所述dummy介質層和dummy金屬層圖形；其中，所述dummy介質層和dummy金屬層圖形位于所述氧化物阻變層上；