[發明專利]一種基于SRIO協議的存儲數據和快速下載方法

在審

• 申請號: 202011614310.4
• 申請日: 2020-12-30
• 公開（公告）號: CN112562121A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 張三剛;徐愷;薛倩倩
• 申請（專利權）人: 洛陽偉信電子科技有限公司
• 主分類號: G07C5/08
• 分類號: G07C5/08;G06F13/16;G06F13/38;G06F13/28;G06F16/13;G06F16/172;G06F16/18;G06F11/07;G06F8/10;G06F8/20;G06F8/76
• 代理公司: 河南廣文律師事務所 41124
• 代理人: 王自剛

1.一種基于SRIO協議的存儲數據和快速下載方法，其特征在于：包括需求分析與系統架構設計、系統硬件設計、SRIO轉存儲協議邏輯設計和軟件設計，具體設計如下：

需求分析與系統架構設計：分析基于光纖的機載環境遠程數據存儲技術研究的典型應用環境和工作狀態，分析應用需求，為系統中模塊硬件、可編程邏輯和軟件功能劃分和設計提供依據；

系統硬件設計：系統采用FPGA為主處理芯片，設計DDR緩存和Flash構成最小系統，設計SRIO接口用于載荷數據接收和回放輸出、設計多路電子盤用于存儲數據、設計光電轉換模塊實現SRIO信號的光電轉換；

SRIO轉存儲協議邏輯設計：基于FPGA資源設計記錄和回放的SRIO接口，SATA存儲控制接口，設計接口協議數據轉換和數據流控制；

軟件設計：軟件控制模塊工作模式，監控模塊狀態，設計簡潔高效的機載數據文件系統，實現記錄載荷數據內容的數據管理功能和數據檢索回放功能；

所述系統工作時的功能主要包括高速數據存儲和數據回放，所述數據存儲時通過光纖SRIO接收高速載荷數據存儲到固態存儲介質中，數據存儲流程包括數據的解析、打包、寫盤、數據維護操作，其中數據采集及打包由數據管理邏輯完成，寫盤和數據維護由數據管理軟件完成，所述數據回放時需要根據指令從盤中獲取目標數據，打包為SRIO協議格式，再轉換為光纖格式輸出，光纖接收高速數據存儲系統設計可以根據時間信息、數據類型信息、記錄序號信息進行數據檢索回傳，數據的檢索回傳主要由數據管理軟件完成。

2.根據權利要求1所述的一種基于SRIO協議的存儲數據和快速下載方法，其特征在于：所述SRIO轉存儲協議邏輯設計包括SRIO接口模塊、存儲接口協議控制模塊、操作指令分解模塊、緩沖管理模塊、讀寫盤控制應用模塊、處理器模塊，所述SRIO接口模塊通過例化FPGA的GTX接口實現SRIO協議的邏輯層、傳輸層和物理層，同時實現SRIO鏈路狀態管理；

存儲接口協議控制模塊：主要實現接口仲裁、讀狀態機、寫狀態機以及狀態處理，負責將SRIO接口解析的有效數據分解發送到后端多個存儲設備，同時將從存儲設備獲取的數據組織后發送給SRIO接口，傳給對端設備；

操作指令分解模塊：存儲數據時，操作指令分解模塊根據后端存儲設備數量和存儲指令要求，將載荷數據分發到不同的緩沖管理空間中，數據回放時，讀取載荷數據對應緩存的反饋狀態，滿足條件后將數據從緩存取出并向后端輸出；

緩沖管理模塊：根據邏輯外部掛接的存儲接口數量，開辟不同數量的緩沖通道，每個通道的讀數據流和寫數據流分開控制，每個方向的數據流又分為寫入緩沖控制和讀出緩沖控制；

讀寫盤控制應用：讀寫盤控制應用通過邏輯例化FPGA的GTX接口，實現8路SATAHOST接口，通過SATA接口實現對SSD的讀寫控制和存儲空間控制，數據進入寫盤控制應用后進入仲裁讀寫判斷，然后進入讀寫功能實現狀態機；

處理器模塊：處理器模塊通過邏輯搭建軟核處理器，為軟件運行提供環境，為軟件和邏輯之間信息交互提供通路，為模塊提供調試監控接口，便于監控模塊狀態和故障定位。

3.根據權利要求1所述的一種基于SRIO協議的存儲數據和快速下載方法，其特征在于：所述軟件設計中設置自定義文件系統，實現存儲數據管理功能，包括記錄載荷數據，生成文件列表，創建記錄索引，更新記錄狀態，實現循環記錄和檢索輸出功能，完成系統自檢測和工作狀態管理。

4.根據權利要求1所述的一種基于SRIO協議的存儲數據和快速下載方法，其特征在于：所述系統硬件包括FPGA單元、存儲單元、光電轉換單元、時鐘單元、復位單元組成，所述FPGA單元是模塊的核心處理控制單元，由FPGA主芯片，DDR3緩存，配置Flash組成，選型FPGA具有16路GTX高速收發器，每路線速率最大支持12.5Gbps，GTX接口使用靈活，可根據需求配置實現多種高速總線協議，本模塊中配置實現8路SATAIII接口，線速率6Gbps,對接8路單芯片SSD；實現1路x4SRIO，線速率5Gbps,總帶寬20Gbps，用于高速數據回放；實現兩路x1SRIO，線速率3.125Gbps，用于接收源端載荷數據，FPGA具有約406K資源，豐富的時鐘和BRAM資源，用于實現SRIO協議到SATA的轉換，同時邏輯例化軟核處理器，運行軟件，控制模塊狀態；

存儲單元：存儲單元主要設計2片單芯片SSD，每片單芯片SSD標稱容量1TB，有效容量不低于標稱容量90%，SSD最高支持SATAIII協議，線速率6Gbps，同時向下兼容3Gbps和1.5Gbps，項目設計使用SATAIII，單路讀寫速度超過300MB/s；

光電轉換單元：光電轉換單元主要設計光電轉換模塊，實現SRIO協議的光電轉換，光電轉換模塊選用50/125um的OM3光纖類型，工作波長850nm，支持典型傳輸速率6.25Gbps，傳輸距離支持100米到300；

時鐘單元：分析模塊所需時鐘包括FPGA的端單端時鐘50MHz,SATA接口差分時鐘150MHz,DDR3需要2個差分時鐘200MHz,SRIO接口需要1個差分時鐘125MHz，時鐘單元設計5個晶振做模塊頻率輸入；

復位單元：模塊設計看門狗芯片，用于監控應用軟件的運行狀態，如果出現異常情況，如邏輯加載失敗或者工作過程中軟件跑死等情況，則觸發看門狗復位重新配置FPGA，重新恢復模塊功能；

供電單元：模塊接收外部5V供電，經過內部二次電源轉換為各個芯片工作所需電源。