[發明專利]過溫保護電路

在審

• 申請號: 202011610926.4
• 申請日: 2020-12-29
• 公開（公告）號: CN112803363A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 張洪凱;王立新;陳潤澤;郭敏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H02H5/04
• 分類號: H02H5/04;H02H7/12
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 孫峰芳

1.一種過溫保護電路，其特征在于，包括：

溫度檢測電路，以PNP三極管作為溫度傳感元件，用于根據所述PNP三極管的發射極電壓檢測溫度；

電壓比較器電路，與所述溫度檢測電路連接，用于將所述溫度檢測電路輸出的PNP三極管發射極電壓和基準電壓作比較，輸出比較信號；

輸出驅動電路，與所述電壓比較器電路連接，用于增加所述比較信號的驅動能力，輸出溫度控制信號；

其中，所述溫度檢測電路，還用于根據反饋的所述溫度控制信號控制流入所述PNP三極管的電流差值，以便實現溫度遲滯控制。

2.根據權利要求1所述的過溫保護電路，其特征在于，所述溫度檢測電路包括：

第一PMOS管，所述第一PMOS管的源極與電源連接，所述第一PMOS管的柵極輸入偏置電壓；

第二PMOS管，所述第二PMOS管的源極與電源連接，所述第二PMOS管的柵極輸入偏置電壓；

第一NMOS管，所述第一NMOS管的漏極與所述第一PMOS管的漏極連接，所述第一NMOS管的柵極輸入反饋的所述溫度控制信號，所述第一NMOS管的源極與所述第二PMOS管的漏極連接；

PNP三極管，所述PNP三極管的發射極與所述第一NMOS管的源極連接，所述PNP三極管的基極和集電極接地；

其中，所述PNP三極管的發射極作為所述溫度檢測電路的輸出端。

3.根據權利要求2所述的過溫保護電路，其特征在于，所述PNP三極管為多個晶體管的并聯結構或者多個晶體管的串聯結構。

4.根據權利要求1所述的過溫保護電路，其特征在于，所述電壓比較器電路包括：

第三PMOS管，所述第三PMOS管的源極與電源連接，所述第三PMOS管的柵極輸入偏置電壓；

第二NMOS管，所述第二NMOS管的漏極與所述第三PMOS管的漏極連接，所述第二NMOS管的柵極與自身的漏極連接，所述第二NMOS管的源極接地；

第四PMOS管，所述第四PMOS管的源極與電源連接，所述第四PMOS管的柵極輸入偏置電壓；

第五PMOS管，所述第五PMOS管的源極與所述第四PMOS管的漏極連接，所述第五PMOS管的柵極連接至所述溫度檢測電路的輸出端，輸入PNP三極管發射極電壓；

第六PMOS管，所述第六PMOS管的源極與所述第四PMOS管的漏極連接，所述第六PMOS管的柵極輸入基準電壓；

第三NMOS管，所述第三NMOS管的漏極與所述第五PMOS管的漏極連接，所述第三NMOS管的柵極與自身的漏極連接，所述第三NMOS管的源極接地；

第四NMOS管，所述第四NMOS管的漏極與所述第五PMOS管的漏極連接，所述第四NMOS管的柵極與所述第三PMOS管的漏極連接，所述第四NMOS管的源極接地；

第五NMOS管，所述第五NMOS管的漏極與所述第六PMOS管的漏極連接，所述第五NMOS管的柵極與所述第四NMOS管的柵極連接，所述第五NMOS管的源極接地；

第六NMOS管，所述第六NMOS管的漏極與所述第六PMOS管的漏極連接，所述第六NMOS管的柵極與自身的漏極連接，所述第六NMOS管的源極接地；

第七PMOS管，所述第七PMOS管的源極與電源連接，所述第七PMOS管的柵極與自身的漏極連接；

第七NMOS管，所述第七NMOS管的漏極與所述第七PMOS管的漏極連接，所述第七NMOS管的柵極與所述第五PMOS管的漏極連接，所述第七NMOS管的源極接地；

第八PMOS管，所述第八PMOS管的源極與電源連接，所述第八PMOS管的柵極與所述第七PMOS管的柵極連接；

第八NMOS管，所述第八NMOS管的漏極與所述第八PMOS管的漏極連接，所述第八NMOS管的柵極與所述第六PMOS管的漏極連接，所述第八NMOS管的源極接地；

第九PMOS管，所述第九PMOS管的源極與電源連接，所述第九PMOS管的柵極與所述第八PMOS管的漏極連接；

第九NMOS管，所述第九NMOS管的漏極與所述第九PMOS管的漏極連接，所述第九NMOS管的柵極與所述第五PMOS管的漏極連接，所述第九NMOS管的源極接地；

其中所述第九PMOS管的漏極作為電壓比較器電路的輸出端。