[發明專利]一種寬帶ESD保護電路

有效

• 申請號: 202011610151.0
• 申請日: 2020-12-29
• 公開（公告）號: CN112802838B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 鄒望輝;唐鵬
• 申請（專利權）人: 長沙理工大學
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京深川專利代理事務所(普通合伙) 16058
• 代理人: 徐文昌

本發明公開了一種寬帶ESD保護電路，包括片上多層電感、ESD器件、阻抗匹配電阻、電路輸入端口以及電路輸出端口；所述片上多層電感為三維多層螺旋結構，層數為2層或2層以上，每層金屬線圈的圈數為1或2；片上多層電感的頂部、底部和中部分別形成電感頂層端口、電感底層端口和電感中間端口；電感頂層端口與電路輸入端口電連接，電感底層端口與阻抗匹配電阻電連接，電感中間端口與電路輸出端口電連接；電感頂層端口、電感底層端口和電感中間端口中的至少一個連接有與電源端VDD電連接的ESD器件和與接地端GND連接的ESD器件。本發明能夠獲得較好的寬帶特性，同時保持良好的ESD保護性能。

技術領域

本發明涉及集成電路芯片ESD保護電路設計領域，更具體的，涉及一種融合片上多層電感的、可應用于高速或射頻集成電路的寬帶ESD保護電路。

背景技術

靜電放電(ESD)已經成為影響集成電路可靠性的嚴重問題，所有芯片都必須設計防護電路來減輕ESD的危害。在高速和射頻集成電路中，ESD防護設計面臨更大的挑戰，例如，由ESD防護器件引入額外寄生電容、噪聲等，會造成核心電路性能的退化。一方面，ESD防護器件面積越小，引入的寄生電容也越小；另一方面ESD防護器件面積越大，承受ESD電流能力越大，所以提高ESD魯棒性和降低防護器件的影響往往是矛盾的。

圖1是一種常規的使用二極管作為保護器件的ESD保護電路，由一對二極管組成，分別接到電源端VDD和接地端GND，可以提供正向和負向的ESD電流泄放路徑。通常情況下，二極管處于關閉狀態，不影響電路正常工作。當端口受到ESD沖擊時，ESD電流可以通過二極管泄放到VDD和GND，從而保護核心電路。對低頻電路，二極管的寄生電容等可以忽略不計，而對高速或射頻電路，二極管的寄生電容將很大程度影響端口信號的品質。

針對ESD器件存在的寄生效應影響信號品質的問題，融合片上電感是可行的解決方案之一，片上電感能夠部分緩解ESD器件寄生電容的影響，從而能夠提高信號品質。圖2是一種使用片上電感的ESD保護電路,可以一定程度上抵消寄生電容的影響。使用片上電感的關鍵問題是：第一，引入片上電感后會不會顯著降低ESD保護性能；第二，引入片上電感后能不能顯著提高電路帶寬；第三，使用片上電感將會占用較多的芯片面積，如果芯片端口較多，片上電感占用芯片面積的問題更突出。因此，寬帶ESD保護電路的設計需要折衷考慮ESD保護效果和寬帶性能，同時需要有效減小面積。

發明內容

本發明的目的是提供一種應用于高速和射頻集成電路的寬帶ESD保護電路，所采用的技術方案是：

一種寬帶ESD保護電路，所述寬帶ESD保護電路包括：片上多層電感、ESD器件、阻抗匹配電阻、電路輸入端口以及電路輸出端口；

所述片上多層電感為三維多層螺旋結構，層數為2層或2層以上，每層金屬線圈的圈數為1或2；

所述片上多層電感的頂部、底部和中部分別有電感頂層端口、電感底層端口和電感中間端口；

所述電感頂層端口與電所述路輸入端口連接；

所述電感底層端口與所述阻抗匹配電阻一端連接；

所述電感中間端口與所述電路輸出端口連接；

所述ESD器件，具體包括：第三ESD器件和第四ESD器件；

所述第三ESD器件一端與電源端VDD連接，另一端與所述電路輸出端口連接；

所述第四ESD器件一端與接地端GND連接，另一端與所述電路輸出端口連接；

或者，所述ESD器件，具體包括：第一ESD器件、第二ESD器件、第五ESD器件、第六ESD器件；

所述第一ESD器件一端與電源端VDD連接，另一端與所述電路輸入端口連接；

所述第二ESD器件一端與接地端GND連接，另一端與所述電路輸入端口連接；