[發明專利]存儲器器件及其操作方法

在審

• 申請號: 202011609652.7
• 申請日: 2020-12-30
• 公開（公告）號: CN113129963A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 粘逸昕;藤原英弘;林志宇;陳炎輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419;G11C7/12;G11C7/10;G11C5/14
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

提供了一種存儲器器件。該存儲器器件包括存儲器單元和連接到存儲器單元的位線。負電壓生成器連接到位線。負電壓生成器在使能時用于向位線提供第一寫入路徑。控制電路連接到負電壓生成器和位線。當負電壓生成器未被使能時，控制電路用于向位線提供第二寫入路徑。本發明的實施例還提供了一種操作存儲器器件的方法。

技術領域

本發明的實施例涉及存儲器器件及其操作方法。

背景技術

通用類型的集成電路存儲器是靜態隨機存取存儲器(SRAM)器件。典型的SRAM存儲器器件包括位單元的陣列，每個位單元具有連接在高參考電位和低參考電位之間的六個晶體管。每個位單元具有兩個可以存儲信息的存儲節點。第一節點存儲期望的信息，而互補信息存儲在第二存儲節點處。SRAM單元具有無需刷新即可保存數據的有益特征。

然而，負位線技術到來是有代價的。例如，增加數量的晶體管導致寫入驅動器晶體管或多路復用器晶體管的柵極至源極電壓(稱為Vgs)下降。Vgs的下降導致較小的寫入電流，較小的寫入電流恐怕可能會限制Vccmin。

發明內容

根據本發明實施例的一個方面，提供了一種存儲器器件，包括：存儲器單元；位線，連接到存儲器單元；負電壓生成器，連接到位線，其中，負電壓生成器用于為位線提供第一寫入路徑；以及控制電路，連接到負電壓生成器和位線，其中，當負電壓生成器未被使能時，控制電路用于為位線提供第二寫入路徑。

根據本發明實施例的另一個方面，提供了一種存儲器器件，包括：存儲器單元；位線，連接到存儲器單元；第一寫入路徑，連接到位線，其中，第一寫入路徑包括用于向位線提供負電壓的負電壓生成器電路；以及第二寫入路徑，與位線可連接，其中，響應于寫入輔助信號從第一值改變為第二值，位線連接到第二寫入路徑。

根據本發明實施例的又一個方面，提供了一種操作存儲器器件的方法，方法包括：接收指示存儲器器件中的寫入操作的寫入使能信號，存儲器器件包括存儲器單元和連接到存儲器單元的位線；響應于寫入使能信號而生成寫入輔助信號；響應于寫入輔助信號達到第一值而使能負電壓生成器，負電壓生成器向位線提供第一寫入路徑；以及響應于寫入輔助信號達到第二值，向位線提供第二寫入路徑。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是示出根據一些實施例的示例存儲器器件的框圖。

圖2是根據一些實施例的存儲器器件的局部電路圖和局部框圖。

圖3A示出了根據一些實施例的用于存儲器器件的第一寫入路徑的電路圖。

圖3B示出了根據一些實施例的用于存儲器器件的第二寫入路徑的電路圖。

圖4是示出根據一些實施例的用于第一寫入路徑和第二寫入路徑的Vccmin電壓的圖。

圖5是根據一些實施例的存儲器器件的另一局部電路圖和局部框圖。

圖6是根據一些實施例的存儲器器件的又一局部電路圖和局部框圖。

圖7是示出根據一些實施例的操作存儲器器件的方法的流程圖。

具體實施方式

以下公開內容提供了許多用于實現本發明的不同特征不同的實施例或實例。下面描述了組件和布置的具體實施例或實例以簡化本發明。當然，這些僅是實例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在各個示例中重復參考數字和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示討論的各個實施例和/或配置之間的關系。