[發明專利]像素陣列基板

有效

• 申請號: 202011607034.9
• 申請日: 2020-12-30
• 公開（公告）號: CN112542505B
• 公開（公告）日: 2023-05-05
• 發明（設計）人: 鄭和宜;黃馨諄
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H10K59/121
• 分類號: H10K59/121;H10K59/131;H01L27/15;G09G3/32
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 傅磊;黃艷

1.一種像素陣列基板，包括：

一基板；

多個像素結構，陣列排列于該基板上，以定義位于該些像素結構之間的多個第一走道及多個第二走道，其中該些第一走道在一第一方向上按序排列，該些第二走道在一第二方向上按序排列，且該第一方向與該第二方向交錯；以及

多個導電元件，其中該些像素結構排成多個像素行，每一該像素行的多個像素結構在該第二方向上排列，每一該導電元件與至少一該像素行電性連接，且每一該導電元件包括設置于一該第一走道的一第一部及設置于一該第二走道的一第二部；

該些導電元件包括多個第一導電元件及多個第二導電元件，該些第一導電元件的多個第一部及該些第二導電元件的多個第一部在該第一方向上交替排列且分別設置于不同的該些第一走道；

一該第一導電元件的該第一部及一該第二導電元件的該第一部分別設置于第n個第一走道及第n+1個第一走道，該第一導電元件的該第二部及該第二導電元件的該第二部分別設置于第m個第二走道及第m+p個第二走道，且n、m及p為正整數。

2.如權利要求1所述的像素陣列基板，其中該第一導電元件的該第一部跨越該第二導電元件的該第二部。

3.如權利要求1所述的像素陣列基板，其中每一該導電元件還包括設置在另一該第一走道的一第三部，每一該導電元件的該第一部具有一數據輸入端，每一該導電元件的該第二部電性連接至每一該導電元件的該第一部，且每一該導電元件的該第三部電性連接至每一該導電元件的該第二部及該至少一該像素行；

該第一導電元件的該第三部及該第二導電元件的該第三部分別設置于第n-j個第一走道及第n-k個第一走道，j及k為正整數，且jk。

4.如權利要求3所述的像素陣列基板，其中該第二導電元件的該第三部跨越該第一導電元件的該第二部。

5.如權利要求1所述的像素陣列基板，其中該些導電元件還包括多個第三導電元件，該些第一導電元件的多個第一部、該些第二導電元件的多個第一部及該些第三導電元件的多個第一部分別設置于不同的該些第一走道，且每一該第二導電元件的該第一部設置于對應的一該第一導電元件的該第一部及對應的一該第三導電元件的該第一部之間；

該第一導電元件的該第一部、該第二導電元件的該第一部及一該第三導電元件的該第一部分別設置于第n個第一走道、第n+1個第一走道及第n+2個第一走道；

該第一導電元件的該第二部、該第二導電元件的該第二部及該第三導電元件的該第二部分別設置于第m個第二走道、第m+p個第二走道及第m+q個第二走道，q為正整數，且qp。

6.如權利要求5所述的像素陣列基板，其中該第二導電元件的該第一部跨越該第三導電元件的該第二部。

7.如權利要求5所述的像素陣列基板，其中每一該導電元件還包括設置在另一該第一走道的一第三部，每一該導電元件的該第一部具有一數據輸入端，每一該導電元件的該第二部電性連接至每一該導電元件的該第一部，且每一該導電元件的該第三部電性連接至每一該導電元件的該第二部及該至少一該像素行；

該第一導電元件的該第三部、該第二導電元件的該第三部及該第三導電元件的該第三部分別設置于第n-j個第一走道、第n-k個第一走道及第n-l個第一走道，j及k為正整數，l為0或正整數，且jkl。

8.如權利要求7所述的像素陣列基板，其中該第三導電元件的該第三部跨越該第二導電元件的該第二部。

9.如權利要求1所述的像素陣列基板，還包括：

多個多工器，設置于該些像素結構之間，其中每一該多工器電性連接至對應的一該導電元件及該至少一該像素行。

10.如權利要求1所述的像素陣列基板，其中該些像素結構包括多個像素群，每一該像素群包括排成a·b的矩陣的多個像素結構，該些第一走道及該些第二走道設置于該些像素群以外，該些第一走道及該些第二走道為該些像素群之間的空隙，a及b為正整數，且a及b的至少一者大于1。