[發(fā)明專利]一種基于電流復(fù)用驅(qū)動電路的Doherty功放芯片在審
| 申請?zhí)枺?/td> | 202011606713.4 | 申請日： | 2020-12-28 |
| 公開（公告）號： | CN112821871A | 公開（公告）日： | 2021-05-18 |
| 發(fā)明（設(shè)計）人： | 盧陽;周九鼎;馬曉華;王語晨;趙子越;易楚朋;劉文良 | 申請（專利權(quán)）人： | 西安電子科技大學(xué) |
| 主分類號： | H03F1/02 | 分類號： | H03F1/02;H03F1/56 |
| 代理公司： | 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230 | 代理人： | 劉長春 |
| 地址： | 710000 陜*** | 國省代碼： | 陜西;61 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 電流 驅(qū)動 電路 doherty 功放 芯片 | ||
1.一種基于電流復(fù)用驅(qū)動電路的Doherty功放芯片，其特征在于，包括：
前級驅(qū)動放大器A，用于提高信號的增益；
末級Doherty功放B，所述末級Doherty功放B連接所述前級驅(qū)動放大器A，用于對增益提高后的信號進(jìn)行功率放大；
所述前級驅(qū)動放大器A包括輸入匹配電路、級間匹配電路、第一輸出匹配電路、兩個基極偏置電路、電感L1、電感L2、電感Ls、晶體管Q1、晶體管Q2、電容C1和電容Cs，其中，
所述輸入匹配電路連接輸入端，所述輸入匹配電路連接所述晶體管Q1的基極，所述晶體管Q1的發(fā)射極接地，所述晶體管Q1的集電極連接所述級間匹配電路的一端和所述電感L1的一端，所述級間匹配電路的另一端連接所述電感Ls的一端，所述電感L1的另一端連接所述晶體管Q2的發(fā)射極和所述電容C1的一端，所述電感Ls的另一端連接所述電容Cs的一端，所述電容Cs的另一端連接所述晶體管Q2的基極，所述晶體管Q2的發(fā)射極連接所述電容C1的一端，所述電容C1的另一端接地，所述晶體管Q2的集電極連接所述電感L2的一端和所述第一輸出匹配電路，所述電感L2的另一端連接電壓源Vcc，所述第一輸出匹配電路連接所述末級Doherty功放B，在所述輸入匹配電路和所述晶體管Q1之間還連接有一所述基極偏置電路，在所述電容Cs和所述晶體管Q2之間也連接有一所述基極偏置電路。
2.根據(jù)權(quán)利要求1所述的Doherty功放芯片，其特征在于，所述輸入匹配電路包括電容C3和電感L3，其中，
所述電容C3的一端連接所述輸入端和所述電感L3的一端，所述電容C3的另一端接地，所述電感L3的另一端連接所述晶體管Q1的基極。
3.根據(jù)權(quán)利要求1所述的Doherty功放芯片，其特征在于，所述級間匹配電路包括電容C4，其中，
所述電容C4的一端連接所述晶體管Q1的集電極和所述電感Ls，所述電容C4的另一端接地。
4.根據(jù)權(quán)利要求1所述的Doherty功放芯片，其特征在于，所述第一輸出匹配電路包括電容C5，其中，
所述電容C5的一端連接所述晶體管Q2的集電極和所述末級Doherty功放B，所述電容C5的另一端接地。
5.根據(jù)權(quán)利要求1所述的Doherty功放芯片，其特征在于，所述末級Doherty功放B包括集總式功分器C、載波放大器D、峰值放大器E和第二輸出匹配電路F，其中，
所述集總式功分器C的輸入端連接所述前級驅(qū)動放大器A的輸出端，所述集總式功分器C的第一輸出端連接所述載波放大器D的輸入端，所述集總式功分器C的第二輸出端連接所述峰值放大器E的輸入端，所述載波放大器D的輸出端和所述峰值放大器E的輸出端均連接所述第二輸出匹配電路F。
6.根據(jù)權(quán)利要求5所述的Doherty功放芯片，其特征在于，所述集總式功分器C包括電容C6、電容C7、電容C8、電感L4、電感L5和電阻R2，其中，
所述電容C6的一端連接所述前級驅(qū)動放大器A，所述電容C6的另一端連接所述電感L4的一端、所述電感L5的一端、所述電容C7的一端和所述電容C8的一端，所述電感L4的另一端和所述電感L5的另一端均接地，所述電容C7的另一端連接所述電阻R2的一端，所述電容C8的一端連接所述電阻R2的另一端，所述電阻R2的一端連接所述載波放大器D，所述電阻R2的另一端連接所述峰值放大器E。
7.根據(jù)權(quán)利要求6所述的Doherty功放芯片，其特征在于，所述載波放大器D包括補(bǔ)償線C、電容C9、電容C10、電容C11、晶體管Q3、電感L6、電感L7和基極偏置電路，其中，
所述補(bǔ)償線C的一端連接所述電阻R2，所述補(bǔ)償線C的另一端連接所述電容C9的一端和所述晶體管Q3的基極，所述電容C9的另一端接地，在所述電容C9和所述晶體管Q3之間還連接一所述基極偏置電路，所述晶體管Q3的發(fā)射極接地，所述晶體管Q3的集電極連接所述電感L6的一端和所述電感L7的一端，所述電感L6的另一端連接電壓源Vcc，所述電感L7的另一端連接所述電容C10的一端和所述電容C11的一端，所述電容C10的另一端接地，所述電容C11的另一端連接所述第二輸出匹配電路F。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安電子科技大學(xué)，未經(jīng)西安電子科技大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011606713.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
