[發明專利]執行編程操作的方法及相關的存儲器件

有效

• 申請號: 202011605339.6
• 申請日: 2019-11-13
• 公開（公告）號: CN112634965B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 賈信磊;李姍;李楷威;賈建權;靳磊;游開開;崔瑩;宋雅麗;候偉;王治煜;劉紅濤
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/08;G11C16/12;G11C16/24;G11C16/34
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 楊錫勱;劉柳

公開了一種對三維(3D)NAND存儲器件執行編程操作的方法。該方法使得能夠去除在預充電階段期間在3D NAND存儲器件的未選定串的中間虛設存儲單元的儲存區域中俘獲的殘余電子，從而減小對與未選定串相鄰的選定串的編程干擾。

本申請是申請日為2019年11月13日、申請號201980003400.9、發明名稱為“執行編程操作的方法及相關的存儲器件”的發明專利的分案申請。

技術領域

本發明涉及一種執行編程操作的方法，并且更具體而言，涉及一種對三維(3D)NAND存儲器件執行編程操作的方法。

背景技術

半導體存儲器廣泛用于各種電子設備中，例如蜂窩電話、數碼相機、個人數字助理、醫療電子設備、移動計算設備和非移動計算設備。非易失性存儲器允許存儲和保留信息。非易失性存儲器的示例包括閃存(例如，NAND型和NOR型閃存)和電可擦除可編程只讀存儲器(電可擦除可編程只讀存儲器，EEPROM)。

一些NAND架構中的存儲單元具有電荷儲存區域，該電荷儲存區域保持電荷以便對存儲單元進行編程。電荷儲存區域的一個示例是浮柵。當對EEPROM或閃存器件(諸如NAND閃存器件)進行編程時，通常將編程電壓施加到控制柵極(或選定字線)，并且將位線接地。來自溝道的電子被注入到電荷儲存區域中。當電子積累在電荷儲存區域中時，電荷儲存區域變為帶負電荷，并且存儲單元的閾值電壓升高，使得存儲單元處于被編程狀態。

申請人注意到，在預充電階段期間，在未選定串的虛設單元(dummy cells)的儲存區域中可能俘獲殘余電子，從而導致對與未選定串相鄰的選定串的選定存儲單元的編程干擾。例如，在升壓/編程階段期間，在未選定串中俘獲的殘余電子可能降低與選定串的選定存儲單元相對應的溝道電位，從而引起編程干擾。

因此，需要提供一種減少編程干擾的方法和存儲器件。

發明內容

因此，本發明的目的是提供一種用于減少編程干擾的方法和相關的存儲器件。

本發明公開了一種對三維(3D)NAND存儲器件執行編程操作的方法。該方法包括：在編程操作的預充電階段期間，導通3D NAND存儲器件的未選定串的溝道的第一部分，其中，第一部分垂直位于未選定串的選定存儲單元下方，并且位于未選定串的多個虛設單元上方；在預充電階段期間，在未選定串的溝道的第一部分已經關斷之后，導通未選定串的溝道的第二部分，其中，第二部分垂直位于選定存儲單元和第一部分的上方；以及在編程操作的升壓階段期間，當第一部分和第二部分被導通時，關斷未選定串的溝道的第三部分，其中，第三部分垂直位于第二部分下方和第一部分與選定存儲單元上方。

本發明還公開了一種三維(3D)NAND存儲器件，其包括：多條位線；多條字線；存儲器陣列，其包括多個串；字線驅動器，其耦合到存儲器陣列，并被配置為根據多個控制信號來生成施加到存儲器陣列的多條字線上的多個電壓；控制電路，被配置為根據執行編程操作的過程來生成多個控制信號。該過程包括對3D NAND存儲器件執行編程操作的方法的步驟。

在閱讀了以下在各個附圖和圖中示出的優選實施例的詳細說明之后，本發明的這些和其他目的對于本領域的普通技術人員無疑將變得顯而易見。

附圖說明

圖1示出了殘留在與選定串相鄰的未選定串的溝道中的殘余電子。

圖2是對圖1中的串的編程操作的信號圖。

圖3示出了根據本發明實施例的殘留在與選定串相鄰的未選定串的溝道中的殘余電子的運動。

圖4是對圖3中的串的編程操作的信號圖。

圖5是根據本發明實施例的存儲器件的功能框圖。

圖6是根據本發明實施例的對圖3中的串的編程操作的過程的流程圖。

具體實施方式