[發(fā)明專利]一種VCSEL芯片在審
| 申請?zhí)枺?/td> | 202011596212.2 | 申請日： | 2020-12-30 |
| 公開（公告）號： | CN112290383A | 公開（公告）日： | 2021-01-29 |
| 發(fā)明（設(shè)計(jì)）人： | 徐化勇;李春勇;舒凱;仇伯倉;柯毛龍;馮歐 | 申請（專利權(quán)）人： | 江西銘德半導(dǎo)體科技有限公司 |
| 主分類號： | H01S5/183 | 分類號： | H01S5/183;H01S5/024;H01S5/028;H01S5/042;H01S5/10 |
| 代理公司： | 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201 | 代理人： | 彭琰 |
| 地址： | 330000 江西省南昌市南*** | 國省代碼： | 江西;36 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 vcsel 芯片 | ||
1.一種VCSEL芯片，包括芯片主體，其特征在于，所述芯片主體的上表面設(shè)有至少一發(fā)光單元，所述發(fā)光單元設(shè)有多個第一凹槽，所述芯片主體內(nèi)在每個所述第一凹槽的下方均設(shè)有第一氧化層，各所述第一氧化層相互交疊并圍成一未氧化的發(fā)光孔，所述芯片主體的上表面在所述發(fā)光孔的上方設(shè)有接觸電極，所述芯片主體的上表面在所述發(fā)光單元之外還設(shè)有焊盤區(qū)域，所述焊盤區(qū)域設(shè)有焊盤電極，所述焊盤電極越過所述第一凹槽與所述接觸電極相連。
2.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述芯片主體的上表面在所述發(fā)光單元之外的區(qū)域還設(shè)有多個第二凹槽，所述芯片主體內(nèi)在每個所述第二凹槽的下方均設(shè)有第二氧化層，各所述第二氧化層相互交疊且連成一整塊氧化層。
3.根據(jù)權(quán)利要求2所述的VCSEL芯片，其特征在于，所述第一氧化層和所述第二氧化層連成一整塊氧化層。
4.根據(jù)權(quán)利要求2所述的VCSEL芯片，其特征在于，所述第一氧化層的圓心為所述第一凹槽的中心、半徑為第一預(yù)設(shè)半徑。
5.根據(jù)權(quán)利要求4所述的VCSEL芯片，其特征在于，所述第二氧化層的圓心為所述第二凹槽的中心、半徑為第二預(yù)設(shè)半徑。
6.根據(jù)權(quán)利要求5所述的VCSEL芯片，其特征在于，所述第一預(yù)設(shè)半徑和所述第二預(yù)設(shè)半徑相等。
7.根據(jù)權(quán)利要求2所述的VCSEL芯片，其特征在于，所述芯片主體包括從下往上依次層疊設(shè)置的襯底、n型半導(dǎo)體層、有源層和p型半導(dǎo)體層。
8.根據(jù)權(quán)利要求7所述的VCSEL芯片，其特征在于，所述第一氧化層和所述第二氧化層均設(shè)于所述p型半導(dǎo)體層內(nèi)。
9.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述接觸電極圍成出光孔，所述出光孔與所述發(fā)光孔相對設(shè)置。
10.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述接觸電極和所述焊盤電極與所述芯片主體的上表面之間設(shè)有介質(zhì)絕緣層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于江西銘德半導(dǎo)體科技有限公司，未經(jīng)江西銘德半導(dǎo)體科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011596212.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
