[發(fā)明專利]基于分子級網(wǎng)表的三模冗余方法

在審

• 申請?zhí)枺?/td>: 202011596040.9
• 申請日: 2020-12-28
• 公開（公告）號: CN112597728A
• 公開（公告）日: 2021-04-02
• 發(fā)明（設(shè)計）人: 楊海鋼
• 申請（專利權(quán)）人: 中國科學院空天信息創(chuàng)新研究院
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/3308
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 鄢功軍

本公開提供一種基于分子級網(wǎng)表的三模冗余方法，包括：操作S1：將FPGA中的冗余的分子級模塊進行復(fù)制得到三份該分子級模塊；操作S2：將所述三份分子級模塊連接至多數(shù)表決器形成表決單元，輸出第一表決結(jié)果；操作S3：將所述第一表決結(jié)果輸入至后接的非冗余單元后，再連接至后續(xù)的表決單元繼續(xù)進行表決，進而以匯聚的方式處理路徑上不需要冗余的模塊，完成基于分子級網(wǎng)表的三模冗余。

技術(shù)領(lǐng)域

本公開涉及FPGA(Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列)技術(shù)領(lǐng)域，尤其涉及一種基于分子級網(wǎng)表的三模冗余方法。

背景技術(shù)

隨著信息化程度的不斷提高，F(xiàn)PGA(Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列)的應(yīng)用越來越廣泛，特別是在航空領(lǐng)域應(yīng)用尤為普遍。FPGA具有集成規(guī)模大、功耗低、高并發(fā)的優(yōu)點。根據(jù)工藝的不同F(xiàn)PGA主要分為三大類SRAM型、FLASH型、反熔絲型。其中SRAM具有工藝簡單、成本低、低功耗、可擦除等優(yōu)勢，應(yīng)用最廣。

當SRAM(Static Random-Access Memory，靜態(tài)隨機存取存儲器)型FPGA作為核心器件被應(yīng)用到航天器件中，太空中的高能粒子射線容易對SRAM造成干擾，產(chǎn)生單粒子效應(yīng)(Single Event Effect，SEE)，使得SRAM內(nèi)不存儲內(nèi)容失效。近年來隨著FPGA的制程工藝不斷提升，F(xiàn)PGA已經(jīng)向跨過28nm，向10nm邁進；性能提升的同時，空間中的單粒子效應(yīng)引起其發(fā)生可靠性問題愈發(fā)明顯。

因此，如何解決單粒子效應(yīng)引起的可靠性問題是亟需解決的課題。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

基于上述問題，本公開提供了一種基于分子級網(wǎng)表的三模冗余方法，以緩解現(xiàn)有技術(shù)中空間中FPGA因單粒子效應(yīng)引起可靠性降低等技術(shù)問題。

(二)技術(shù)方案

本公開提供一種基于分子級網(wǎng)表的三模冗余方法，包括：

操作S1：將FPGA中的冗余的分子級模塊進行復(fù)制得到三份該分子級模塊；

操作S2：將所述三份分子級模塊連接至多數(shù)表決器形成表決單元，輸出第一表決結(jié)果；

操作S3：將所述第一表決結(jié)果輸入至后接的非冗余單元后，再連接至后續(xù)的表決單元繼續(xù)進行表決，進而以匯聚的方式處理路徑上不需要冗余的模塊，完成基于分子級網(wǎng)表的三模冗余。

在本公開實施例中，所述三份該分子級模塊輸入同源。

在本公開實施例中，所述網(wǎng)表的格式為vqm格式。

在本公開實施例中，所述分子級模塊包括：lcell模塊或slice模塊。

在本公開實施例中，所述操作S2還包括：判斷分子級模塊是否為級聯(lián)模塊。

在本公開實施例中，所述非冗余單元為時序器件。

在本公開實施例中，所述費冗余單元包括dff單元。

在本公開實施例中，多數(shù)表決器的網(wǎng)表的形式如下：

(三)有益效果

從上述技術(shù)方案可以看出，本公開基于分子級網(wǎng)表的三模冗余方法至少具有以下有益效果其中之一或其中一部分：

(1)用戶無需再設(shè)計上進行冗余設(shè)計，原有設(shè)計進行綜合，用本公開工具處理綜合后的網(wǎng)表文件即可實現(xiàn)冗余處理。

(2)本公開冗余方案是軟件冗余，相比硬件冗余，成本低，易實現(xiàn)。