[發明專利]用于轉儲錯誤日志的實時觸發

有效

• 申請號: 202011588945.1
• 申請日: 2020-12-29
• 公開（公告）號: CN113127244B
• 公開（公告）日: 2023-01-03
• 發明（設計）人: A·薩薩拉;B·弗朗切斯科;C·阿塔納西奧;M·亞庫洛
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及用于轉儲錯誤日志的實時觸發。在各種實施例中，可以提供技術來解決在操作系統上發現的故障的調試效率。這些技術可以利用實時觸發來通知存儲器裝置轉儲錯誤日志，以及時捕獲所有需要的信息。響應于檢測到與存儲器裝置相關聯的一或多個錯誤狀況，與存儲器裝置接合的系統可以向存儲器裝置生成觸發信號。響應于識別觸發信號，存儲器裝置可以將存儲器裝置的錯誤日志轉儲到存儲器裝置中的存儲器部件。可以稍后從存儲器部件檢索錯誤日志，以便進行故障分析。

優先權申請

本申請要求于2019年12月30日提交的序列號為62/955,280的美國臨時申請的優先權，其全部內容通過引用并入本文。

技術領域

本公開的實施例總體上涉及存儲器系統和與存儲器系統交互的系統，并且更具體地，涉及與存儲器系統相關聯的錯誤日志的管理。

背景技術

存儲器裝置通常被提供作為計算機或其他電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包括易失性和非易失性存儲器。易失性存儲器需要電力來維護其數據，并且包括隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)等。當不通電時，非易失性存儲器可以保留存儲的數據，并且包括快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、可擦除可編程ROM(EPROM)、電阻可變存儲器(諸如相變隨機存取存儲器(PCRAM)、電阻隨機存取存儲器(RRAM)、磁阻隨機存取存儲器(MRAM)或3D XPoint^TM存儲器等)。

快閃存儲器用作廣泛的電子應用的非易失性存儲器。快閃存儲器裝置通常包括一或多組單晶體管、浮動柵極或電荷捕捉存儲器單元，其實現了高存儲器密度、高可靠性和低功耗。兩種常見類型的快閃存儲器陣列架構包括NAND和NOR架構，它們以邏輯形式命名，每種架構的基本存儲器單元配置以所述邏輯形式布置。存儲器陣列的存儲器單元通常被布置成矩陣。在示例中，陣列的行中的每個浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構中，陣列的列中的每個存儲器單元的漏極耦合到數據線(例如，位線)。在NAND架構中，陣列的串中的每個存儲器單元的漏極在源極線和位線之間以源極到漏極的方式串聯耦合在一起。

發明內容

根據本申請的一個方面，提供了一種存儲器裝置。所述存儲器裝置包含：接口，所述接口用于在所述存儲器裝置處接收信號；以及處理器，所述處理器被配置為執行存儲在所述存儲器裝置中的一或多個部件上的指令，當由所述處理器執行時，所述指令使得所述存儲器裝置執行操作，所述操作包含響應于從所述信號識別用于轉儲錯誤日志的觸發，將所述錯誤日志轉儲到所述存儲器裝置的存儲器部件。

根據本申請的另一方面，提供了一種用于與存儲器裝置接合的系統。所述系統包含：處理器，所述處理器被配置為執行存儲在所述系統中的一或多個部件上的指令，當由所述處理器執行時，所述指令使得所述系統執行操作，所述操作包含：檢測與所述存儲器裝置相關聯的錯誤狀況；以及響應于所述錯誤狀況的所述檢測，將信號傳輸到所述存儲器裝置以觸發所述存儲器裝置中的錯誤日志的轉儲。

根據本申請的又一方面，提供了一種保存與存儲器裝置相關聯的錯誤日志的方法。所述方法包含：在所述存儲器裝置處接收信號；從所述信號識別用于將所述錯誤日志轉儲到所述存儲器裝置的觸發；以及響應于從所述信號識別用于轉儲所述錯誤日志的所述觸發，將所述錯誤日志轉儲到所述存儲器裝置的存儲器部件。

附圖說明

不一定按比例繪制的附圖通常通過示例而非限制的方式示出了本文件中討論的各種實施例。

圖1示出了根據各種實施例的包括存儲器裝置的環境的示例。

圖2和3示出了根據各種實施例的三維NAND架構半導體存儲器陣列的示例的示意圖。

圖4示出了根據各種實施例的存儲器模塊的示例框圖。