[發明專利]一種可配置總線解決傳輸延時數據出錯的方法、裝置及PLC

在審

• 申請號: 202011586795.0
• 申請日: 2020-12-28
• 公開（公告）號: CN112698683A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 王志紅
• 申請（專利權）人: 深圳市合信自動化技術有限公司
• 主分類號: G06F1/08
• 分類號: G06F1/08;G06F1/12;G05B19/05
• 代理公司: 深圳匯智容達專利商標事務所(普通合伙) 44238
• 代理人: 潘中毅

本發明提供一種可配置總線解決傳輸延時數據出錯的裝置，包括同步時鐘發生器和總線同步時鐘占空比調節器；同步時鐘發生器產生時鐘信號，并結合配置參數，對時鐘信號預置的總線時鐘周期進行倍縮，使時鐘信號的總線時鐘周期內均形成有與配置參數等同數目的時鐘步長；總線同步時鐘占空比調節器接收同步時鐘發生器輸出的時鐘信號，且結合步長調整參數，對所接收時鐘信號的總線時鐘周期內的時鐘步長進行刪減后更新，得到總線時鐘周期更新后的時鐘信號并加載于總線上；其中，步長調整參數小于配置參數。實施本發明，在不降低總線頻率的前提下，通過調節總線頻率的占空比來確保找到傳輸延時更長的模塊，從而解決傳輸延時所帶來的數據出錯的問題。

技術領域

本發明涉及PLC技術領域，尤其涉及一種可配置總線解決傳輸延時數據出錯的方法、裝置及PLC。

背景技術

目前，PLC中某些模塊掛在CPU后，常出現找不到或時能又不時能找到的情況，容易導致實際應用中系統不穩定及關鍵參數丟失的隱患。然而，造成上述隱患的主要原因在于，總線經過各級聯模塊時需要進行電平轉換，而每級電平轉換的器件都會有一定時間的傳輸延時。例如，市場通用總線驅動器件4AHCT125的傳輸延時范圍在6ns～10ns之間，一旦經過8級級聯后，總傳輸延時達到125ns左右并超出總線的半波時間(如總線頻率為4MHZ)。

為了解決上述隱患，最直接的辦法就是降低總線頻率，但會導致系統處理速度變慢。因此，有必要提出一種用于PLC上解決傳輸延時數據出錯的方法，可以在不降低總線頻率的前提下，避免傳輸延時所帶來的數據出錯問題，確保數據傳輸正確。

發明內容

本發明實施例所要解決的技術問題在于，提供一種可配置總線解決傳輸延時數據出錯的方法、裝置及PLC，可以在不降低總線頻率的前提下，通過調節總線頻率的占空比來確保找到傳輸延時更長的模塊，從而解決傳輸延時所帶來的數據出錯的問題，確保數據傳輸正確。

為了解決上述技術問題，本發明實施例提供了一種可配置總線解決傳輸延時數據出錯的裝置，用于總線上，包括相互連接的同步時鐘發生器和總線同步時鐘占空比調節器；其中，

所述同步時鐘發生器，用于產生時鐘信號，并進一步結合用戶輸入的配置參數，對所述時鐘信號預置的總線時鐘周期進行倍縮，使所述時鐘信號在每一預置的總線時鐘周期內均形成有與所述配置參數等同數目的時鐘步長；

所述總線同步時鐘占空比調節器與所述總線相連，用于接收所述同步時鐘發生器輸出的時鐘信號，且進一步結合用戶輸入的步長調整參數，對所接收的時鐘信號上每一預置的總線時鐘周期內所形成的時鐘步長均進行刪減之后更新，得到總線時鐘周期更新后的時鐘信號并加載于所述總線上；其中，所述步長調整參數小于所述配置參數。

其中，所述預置的總線時鐘周期為250ns。

其中，所述步長調整參數小于或等于所述配置參數/2。

其中，所述配置參數為10且所述步長調整參數為6時，所述總線時鐘周期更新后的時鐘信號的占空比為4：6；或

所述配置參數為10且所述步長調整參數為7時，所述總線時鐘周期更新后的時鐘信號的占空比為3：7。

本發明實施例還提供了一種可配置總線解決傳輸延時數據出錯的方法，其在前述的可配置總線解決傳輸延時數據出錯的裝置上實現，所述方法包括以下步驟：

同步時鐘發生器產生時鐘信號，并進一步結合用戶輸入的配置參數，對所述時鐘信號預置的總線時鐘周期進行倍縮，使得所述時鐘信號在每一預置的總線時鐘周期內均形成有與所述配置參數等同數目的時鐘步長；

總線同步時鐘占空比調節器接收所述同步時鐘發生器輸出的時鐘信號，且進一步結合用戶輸入的步長調整參數，對所接收的時鐘信號上每一預置的總線時鐘周期內所形成的時鐘步長均進行刪減之后更新，得到總線時鐘周期更新后的時鐘信號并加載于總線上；其中，所述步長調整參數小于所述配置參數。