[發(fā)明專利]VCSEL芯片及其制造方法

有效

• 申請?zhí)枺?/td>: 202011585888.1
• 申請日: 2020-12-29
• 公開（公告）號: CN112290379B
• 公開（公告）日: 2021-04-30
• 發(fā)明（設(shè)計(jì)）人: 仇伯倉;李春勇;舒凱;柯毛龍;徐化勇;馮鷗
• 申請（專利權(quán)）人: 江西銘德半導(dǎo)體科技有限公司
• 主分類號: H01S5/06
• 分類號: H01S5/06;H01S5/065;H01S5/183;H01S5/30
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 彭琰

1.一種VCSEL芯片，包括芯片主體，所述芯片主體包括從下到上依次層疊的n型DBR層、有源區(qū)以及p型DBR層，所述p型DBR層和所述有源區(qū)之間設(shè)有氧化圈，所述p型DBR層的頂部設(shè)有上電極，其特征在于，所述上電極的頂部設(shè)有半導(dǎo)體材料層，所述半導(dǎo)體材料層采用In(x)GaAl(y)As材料，x表示In的摩爾組份含量，y表示Al的摩爾組份含量，所述半導(dǎo)體材料層的帶隙大于所述VCSEL芯片工作波長所對應(yīng)的光子能量，所述半導(dǎo)體材料層中心預(yù)設(shè)區(qū)域內(nèi)的In(x)GaAl(y)As材料被刻蝕掉，以使所述半導(dǎo)體材料層形成帶有缺口的環(huán)形結(jié)構(gòu)，所述半導(dǎo)體材料層的缺口處鍍有金屬電極，通過對所述金屬電極施加電流以對所述半導(dǎo)體材料層加熱，所述半導(dǎo)體材料層的帶隙比所述VCSEL芯片工作波長所對應(yīng)的光子能量大10meV，通過對環(huán)形的半導(dǎo)體材料層加熱，半導(dǎo)體材料層的帶隙隨溫度升高就會減小，增加半導(dǎo)體材料層對高階模的吸收，并且補(bǔ)償VCSEL芯片在工作時(shí)的溫度沿徑向逐漸減小這一分布，從而降低由于溫度分布帶來的波導(dǎo)效應(yīng)，提高高階模激射閾值，減小高階模的激射的可能性。

2.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述芯片主體經(jīng)刻蝕形成一臺面，所述臺面分布在所述n型DBR層、所述有源區(qū)以及所述p型DBR層上。

3.根據(jù)權(quán)利要求2所述的VCSEL芯片，其特征在于，所述半導(dǎo)體材料層的外徑與所述臺面的直徑相等。

4.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述半導(dǎo)體材料層的生長厚度為光學(xué)厚度的四分之一到二分之一。

5.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，所述VCSEL芯片發(fā)射光線的波長為900~1000nm。

6.根據(jù)權(quán)利要求1所述的VCSEL芯片，其特征在于，對于發(fā)射光線的波長為940nm的VCSEL芯片，所述半導(dǎo)體材料層采用的材料為In(0.09)GaAs。

7.一種VCSEL芯片制造方法，其特征在于，所述VCSEL芯片為權(quán)利要求1-6任一項(xiàng)所述的VCSEL芯片，所述制造方法包括：

在襯底材料上外延生長形成芯片主體，所述芯片主體包括從下到上依次層疊的n型DBR層、有源區(qū)以及p型DBR層；

對所述芯片主體進(jìn)行刻蝕，以在所述芯片主體上形成一臺面；

在所述p型DBR層和所述有源區(qū)之間氧化成型至少一個(gè)氧化圈；

在所述p型DBR層的頂部成型上電極，并在所述n型DBR層底部成型下電極；

在所述上電極的頂部成型半導(dǎo)體材料層，所述半導(dǎo)體材料層采用In(x)GaAl(y)As材料，x表示In的摩爾組份含量，y表示Al的摩爾組份含量，所述半導(dǎo)體材料層的帶隙大于所述VCSEL芯片工作波長所對應(yīng)的光子能量；

將所述半導(dǎo)體材料層中心預(yù)設(shè)區(qū)域內(nèi)的In(x)GaAl(y)As材料刻蝕掉，以使所述半導(dǎo)體材料層形成帶有缺口的環(huán)形結(jié)構(gòu)，所述半導(dǎo)體材料層的缺口處鍍有金屬電極，通過對所述金屬電極施加電流以對所述半導(dǎo)體材料層加熱。