[發明專利]用于仿真邏輯系統設計的方法、電子設備及存儲介質

有效

• 申請號: 202011585725.3
• 申請日: 2020-12-29
• 公開（公告）號: CN112287569B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 朱迎昌;昌海旭
• 申請（專利權）人: 芯華章科技股份有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20;G06F30/3312;G06F115/06
• 代理公司: 北京風雅頌專利代理有限公司 11403
• 代理人: 李莎

本公開提供一種用于仿真邏輯系統設計的方法、電子設備及存儲介質。該邏輯系統設計包括目標模塊的第一實例和第二實例，該方法包括：獲取與所述第一實例以及所述第二實例關聯的第一標準延遲格式信息；根據所述第一標準延遲格式信息生成所述多個實例延遲路徑的路徑映射表；根據所述路徑映射表以多個編碼分別替代所述第一標準延遲格式信息中的多個實例延遲路徑以生成第二標準延遲格式信息；根據所述第二標準延遲格式信息向所述第一實例和所述第二實例的多個實例延遲路徑賦予相應的延遲值；根據賦予延遲賦值后的所述第一實例和所述第二實例進行仿真。

技術領域

本公開涉及計算機軟件技術領域，尤其涉及一種用于仿真邏輯系統設計的方法、電子設備及存儲介質。

背景技術

當一個邏輯系統設計用硬件語言描述之后，可以利用仿真器（simulator）對該邏輯系統設計進行軟件仿真（simulation）。相比于用硬件仿真設備來仿真的邏輯系統設計而言，由于軟件仿真無法提供實際硬件在運行時產生的時序特征（例如，信號傳遞的延遲、時序偏差（timing skew）等等），因此需要提供額外的時序特征信息來幫助仿真。

標準延遲格式信息（SDF）被廣泛應用于向仿真軟件提供時序特征信息，從而幫助仿真軟件更好地進行仿真。然而，在利用標準延遲格式信息進行延遲賦值時，對于一個邏輯系統設計的同一個模塊的不同實例而言，需要反復在標準延遲格式信息中查找相同的信號路徑，這些增加了編譯的時間，降低了編譯速度。

發明內容

有鑒于此，本公開提出了一種用于仿真邏輯系統設計的方法、電子設備及存儲介質。

本公開的第一方面，提供了一種用于仿真邏輯系統設計的方法，其中，所述邏輯系統設計包括目標模塊的第一實例和第二實例，所述方法包括：獲取與所述第一實例以及所述第二實例關聯的第一標準延遲格式信息，其中所述第一標準延遲格式信息包括目標模塊的多個延遲路徑通過在第一實例和第二實例中實例化產生的多個實例延遲路徑的延遲值，所述延遲值包括目標模塊的目標延遲路徑通過在第一實例和第二實例中實例化分別產生的第一實例延遲路徑和第二實例延遲路徑的第一延遲值和第二延遲值；根據所述第一標準延遲格式信息生成所述多個實例延遲路徑的路徑映射表；根據所述路徑映射表以多個編碼分別替代所述第一標準延遲格式信息中的多個實例延遲路徑以生成第二標準延遲格式信息；根據所述第二標準延遲格式信息向所述第一實例和所述第二實例的多個實例延遲路徑賦予相應的延遲值；以及根據賦予延遲賦值后的所述第一實例和所述第二實例進行仿真。

本公開的第二方面，提供了一種電子設備，包括：存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，所述處理器執行所述程序時實現第一方面所述的方法。

本公開的第三方面，提供了一種非暫態計算機可讀存儲介質，所述非暫態計算機可讀存儲介質存儲電子裝置的一組指令，該組指令用于使所述電子裝置執行第一方面所述的方法。

本公開實施例提供的用于仿真邏輯系統設計的方法、電子設備及存儲介質，獲取包括目標模塊的多個實例延遲路徑的延遲值的第一標準延遲格式信息后，根據第一標準延遲格式信息生成對應多個實例延遲路徑的路徑映射表，并以多個編碼分別代替第一標準延遲格式信息中的多個實例延遲路徑以生成第二標準延遲格式信息，根據得到的第二標準延遲格式信息向第一實例和第二實例的多個實例延遲路徑賦予相應的延遲值后，根據第一實例和第二實例進行仿真，從而使得利用標準延遲格式對同一個模塊的不同實例進行延遲賦值時，只需要根據相同信號路徑對應的編碼獲取對應的延遲值，而不需要反復在標準延遲格式文件中查找相同的信號路徑，從而減少了編譯的時間，提高了編譯速度和編譯效率。

附圖說明

為了更清楚地說明本說明書一個或多個實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本說明書一個或多個實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。