[發(fā)明專利]一種直接頻率合成變頻器

在審

• 申請?zhí)枺?/td>: 202011581081.0
• 申請日: 2020-12-28
• 公開（公告）號: CN112838863A
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計(jì)）人: 李岸舟;王瑞偉;王志偉;劉茗;倪曉清
• 申請（專利權(quán)）人: 安徽四創(chuàng)電子股份有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京和信華成知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11390
• 代理人: 胡闊雷

本發(fā)明公開了一種直接頻率合成變頻器，用于解決如何通過一個(gè)可編程分頻器單獨(dú)控制就能得到最優(yōu)的相位噪聲的問題，包括混頻分頻電路和控制電路；所述混頻分頻電路包括分頻器電路和混頻器電路；本發(fā)明利用可編程FPGA，通過SPI端口控制AD9516內(nèi)部寄存器，配置AD9516內(nèi)部通道分頻器數(shù)值，實(shí)現(xiàn)多種分頻功能，F(xiàn)PGA具備可編程功能，與雷達(dá)其它模塊協(xié)同工作，可實(shí)現(xiàn)終端程序控制的頻率捷變，采用外部時(shí)鐘1.2GHz作為分配的輸入時(shí)鐘源，不需要內(nèi)部VCO工作。AD9516提供LVPECL、LVDS、CMOS三種電平選擇，由不同的頻率字實(shí)現(xiàn)安全關(guān)斷與數(shù)值變化控制。

技術(shù)領(lǐng)域

本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，具體為一種直接頻率合成變頻器。

背景技術(shù)

在雷達(dá)應(yīng)用領(lǐng)域，雷達(dá)系統(tǒng)已由傳統(tǒng)的常規(guī)雷達(dá)：主要以觀測目標(biāo)方位和強(qiáng)度；逐步替代為具有能夠進(jìn)行精準(zhǔn)測算目標(biāo)速度，航跡和進(jìn)行多通道數(shù)據(jù)處理并能規(guī)避干擾等全相參體制的雷達(dá)系統(tǒng)，為了實(shí)現(xiàn)這些功能，必須依賴一套性能優(yōu)越的雷達(dá)時(shí)鐘系統(tǒng)(頻率源)，此系統(tǒng)能提供各個(gè)分系統(tǒng)所需的基準(zhǔn)時(shí)鐘，例如雷達(dá)探測時(shí)所發(fā)射的電磁波需有很高的頻譜穩(wěn)定性(相位抖動(dòng)和相位噪聲)，其基準(zhǔn)時(shí)鐘的頻譜穩(wěn)定性用于復(fù)雜的探測和抗干擾的場合，需要利用多脈沖捷變頻和多頻點(diǎn)跳頻，在此過程中，雷達(dá)時(shí)鐘系統(tǒng)能夠提供所有分系統(tǒng)的參考源，保證頻譜穩(wěn)定性的同時(shí)實(shí)現(xiàn)穩(wěn)定可靠。

為了提供各路時(shí)鐘，可以有多種方式，如DDS，鎖相環(huán)等，在對頻譜穩(wěn)定性要求較高的場合，我們可以用相位噪聲來衡量頻率參考源的指標(biāo)，如利用PLL來實(shí)現(xiàn)變頻，對于環(huán)路帶寬內(nèi)的相位噪聲F(all)，有公式：

F(all)＝F(1)+10logf(ref)+2010logN

F(1)為鑒相器的歸一化噪聲單位dB，f(ref)為鑒相頻率，N為分頻比，F(xiàn)(1)+10logf(ref)為鑒相器在鑒相器頻率下的噪聲，頻率越高，其相位噪聲越差，分頻比N越大，其相位噪聲越優(yōu)，由于N是一個(gè)PLL電路的一個(gè)可編程分頻器，所以設(shè)想如果將公式中的前兩項(xiàng)因子消除，將一個(gè)可編程分頻器單獨(dú)控制就能得到最優(yōu)的相位噪聲。

發(fā)明內(nèi)容

本發(fā)明的目的就在于為了解決如何通過一個(gè)可編程分頻器單獨(dú)控制就能得到最優(yōu)的相位噪聲的問題，而提出一種直接頻率合成變頻器。

本發(fā)明的目的可以通過以下技術(shù)方案實(shí)現(xiàn)：一種直接頻率合成變頻器，包括混頻分頻電路和控制電路；所述混頻分頻電路包括分頻器電路和混頻器電路；

所述分頻器電路用于提供多路輸出及時(shí)鐘分配；所述混頻器電路用于通過寬帶無源器件高隔離度多路混頻器實(shí)現(xiàn)頻率合成；所述控制電路用于為分頻器電路提供串行控制指令；其中，控制電路包括FPGA的數(shù)字電路。