[發明專利]一種浮置源極接觸刻蝕工藝的測試結構以及監控方法

在審

• 申請號: 202011580881.0
• 申請日: 2020-12-28
• 公開（公告）號: CN114695317A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 金宏峰;孫貴鵬;林峰;李春旭;陳淑嫻;黃宇;曹瑞彬;趙偉
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 馮永貞

本申請公開了一種浮置源極接觸刻蝕工藝的測試結構以及監控方法。所述測試結構包括：半導體襯底，配置為下極板，半導體襯底包括有源區和非有源區；阻擋層，位于半導體襯底的有源區上；介質層，覆蓋半導體襯底和阻擋層；相互間隔設置的多個上極板，多個上極板位于有源區的上方，上極板包括孔槽和填充于孔槽的導電材料，孔槽貫穿介質層且延伸至阻擋層；接觸孔，貫穿介質層且延伸至半導體襯底；上極板金屬互聯，位于多個上極板的上方并與多個上極板電連接，且將多個上極板并聯后電連接至上極板焊盤；下極板金屬互聯，位于接觸孔的上方并與接觸孔電連接，且將半導體襯底電連接至下極板焊盤。

技術領域

本申請涉及半導體領域，具體而言涉及一種浮置源極接觸刻蝕工藝的測試結構以及監控方法。

背景技術

當前業界對于中壓檔位(16～80V)NLDMOS的器件架構常用金屬場板(metalplate)，浮置源極接觸(浮置源極接觸(floating source contact))、或者柵極場板(gateplate)等方式增強降低表面電場(Reduce surface field，RESUF)，在相同Rsp能力下實現關態電壓(BVoff)的提升。

其中，雙極型-互補金屬氧化半導體-雙擴散金屬氧化半導體工藝(BCD)浮置金屬(floating metal)是集成在通孔刻蝕工藝中一起實現(不需要額外一層光刻版定義浮置金屬，該技術命名為浮置源極接觸(浮置源極接觸(floating source contact)))，一般通孔刻蝕后的工藝監控就是進行關鍵尺寸(critical demension，CD)量測以及刻蝕后顯微鏡檢查，但是集成了浮置源極接觸(浮置源極接觸(floating source contact))刻蝕技術后，只監控通孔CD和顯微鏡檢查是不夠的，因為浮置源極接觸(floating source contact)底部距離襯底表面的距離長短會通過RESUF直接影響漂移區的電場分布，從而對高壓器件關態擊穿電壓能力產生影響。所以必須增加對應的浮置源極接觸(floating source contact)工藝穩定性監控，包括監控不同批次間的波動，同批次內晶圓之間(wafer to wafer)的監控，以及同一片晶圓內的均勻性監控。

目前的監控技術只能在刻蝕完畢后切片，確認懸停距離是否符合要求。現有技術缺點：成本高，效率低，不能實時監控。

因此需要對目前所述制備方法進行改進，以解決上述問題。

發明內容

針對現有技術中存在的問題，本申請提供了一種浮置源極接觸刻蝕工藝的測試結構，所述測試結構包括：

半導體襯底，配置為下極板，所述半導體襯底包括有源區和非有源區；

阻擋層，位于所述半導體襯底的有源區上；

介質層，覆蓋所述半導體襯底和所述阻擋層；

相互間隔設置的多個上極板，多個所述上極板位于所述有源區的上方，所述上極板包括孔槽和填充于所述孔槽的導電材料，所述孔槽貫穿所述介質層且延伸至所述阻擋層；

接觸孔，貫穿所述介質層且延伸至所述半導體襯底；

上極板金屬互聯，位于多個所述上極板的上方并與多個所述上極板電連接，且將多個所述上極板并聯后電連接至上極板焊盤；

下極板金屬互聯，位于所述接觸孔的上方并與所述接觸孔電連接，且將所述半導體襯底電連接至下極板焊盤。

可選地，多個所述上極板在水平面上的投影呈長條形結構，所述上極板的長度沿第一方向延伸，多個所述上極板沿第二方向等間距間隔平行設置，所述第一方向和所述第二方向相互垂直。

可選地，所述上極板的長度大于50um，寬度范圍為0.2um～1um。

可選地，所述測試結構還包括：