[發明專利]相位可調的時鐘信號產生方法及裝置

在審

• 申請號: 202011579269.1
• 申請日: 2020-12-28
• 公開（公告）號: CN112787665A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 劉燁;丁然
• 申請（專利權）人: 珠海全志科技股份有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 肖宇揚;江銀會

本發明公開了一種相位可調的時鐘信號產生方法及裝置，該方法從第一多級信號延遲單元輸出的相位延遲精度為1/N個參考時鐘周期的多個第一時鐘信號中確定輸入第二多級信號延遲單元的第一目標時鐘信號，進而從第二多級信號延遲單元輸出的相位延遲精度為1/M個參考時鐘周期的多個第二時鐘信號中確定第二目標時鐘信號，并將第二目標時鐘信號確定為相位延遲精度為1/(N*M)個參考時鐘周期的目標輸出時鐘信號?？梢姡景l明實施例通過對兩個多級信號延遲單元輸出的具有特定數學關系的延遲時鐘信號進行級聯和選擇，實現了更高精度的信號相位延遲的效果，與現有做法相比，其在延遲單元的級數更少，電路面積和功耗均有效減少的情況下，可以達到同樣的精度要求。

技術領域

本發明涉及信號處理技術領域，尤其涉及一種相位可調的時鐘信號產生方法及裝置。

背景技術

在現有的電路應用中，例如小數分頻鎖相環電路，時鐘/數據恢復電路， DDR-DRAM數據接收電路等電路，存在對輸出時鐘相位進行高精度控制的需求。這些應用中，輸出時鐘的相位需要以精確的控制精度(例如1/30個時鐘周期) 進行延遲或者超前操作，以滿足系統需求。針對上述需求，傳統的做法通常有如下兩種：

1.采用高精度的多級信號延遲單元，利用每級的輸出來提供精準的相位延遲。例如在滿足相位延遲精度為1/30個時鐘周期的控制需求時，需要一個30級的多級信號延遲單元，通過對30個時鐘進行選擇，可以得到以1/30個時鐘周期為單位的相位調節精度。這一方法的相位延遲精度由多級信號延遲單元確定，在鎖定的情況下可以保證比較精確的相位精度，且在振蕩器頻率穩定的情況下，相位精度與工藝，電壓和溫度無關，穩定度比較高，但該方法需要級數與相位延遲精度相對應的多級信號延遲單元，以及相應的多相位時鐘選擇電路，在高精度的應用場景中，其電路復雜，電路面積和功耗較高。

2.使用精度較低的多相位時鐘做輸入，對相鄰相位的時鐘進行內插，得到更高精度的相位精度。例如采取相位差＝1/5個時鐘周期的兩個時鐘作為輸入，通過相位內插電路，對兩個輸入時鐘的權重按照1/6的精度進行配比，即可將1/5 的相位差內插到1/30，滿足系統要求。這一方法相比上一方法可顯著降低功耗和面積，但缺點在于輸出相位精度受相位內插電路限制，無法做到太高，并且相位內插電路通常受工藝，電壓和溫度影響明顯，導致輸出相位精度隨外界因素變化較大。

可見，現有技術中實現高精度的相位延遲控制的方法，很難兼顧高輸出相位精度和低電路面積功耗，在實現高精度的應用場景時需要解決電路復雜，電路面積和功耗較高的問題，在通過相位內插電路實現高精度時，則需要解決受工藝，電壓和溫度影響明顯，導致輸出相位精度隨外界因素變化較大的問題。

發明內容

本發明所要解決的技術問題在于，提供一種相位可調的時鐘信號產生方法及裝置，與現有的直接通過多級信號延遲單元進行信號延遲的做法相比，其在延遲單元的級數更少，電路面積和功耗均有效減少的情況下，可以達到同樣的精度要求，且避免了如現有的通過相位內插電路實現信號延遲而帶來的輸出相位精度隨外界因素變化較大的問題。

為了解決上述技術問題，本發明實施例第一方面公開了一種相位可調的時鐘信號產生方法，所述方法包括：

獲取第一多級信號延遲單元輸出的多個第一時鐘信號，從所述多個第一時鐘信號中確定第一目標時鐘信號；所述第一目標時鐘信號用于輸入至第二多級信號延遲單元；所述第一時鐘信號與輸入所述第一多級信號延遲單元的參考時鐘信號的相位延遲精度為1/N個參考時鐘周期；所述參考時鐘周期為所述參考時鐘信號的時鐘周期；

獲取所述第二多級信號延遲單元輸出的多個第二時鐘信號，根據目標輸出時鐘信號與所述參考時鐘信號之間的相位延遲以及所述第一目標時鐘信號與所述參考時鐘信號之間的相位延遲，從所述多個第二時鐘信號中確定第二目標時鐘信號，并將所述第二目標時鐘信號確定為所述目標輸出時鐘信號；所述第二時鐘信號與所述參考時鐘信號的相位延遲精度為1/M個所述參考時鐘周期；所述目標輸出時鐘信號與所述參考時鐘信號的相位延遲精度為1/(N*M)個所述參考時鐘周期，其中M＝(N±1)，且M，N均為正整數。