[發明專利]一種小芯片間的數據傳輸方法

在審

• 申請號: 202011573925.7
• 申請日: 2020-12-25
• 公開（公告）號: CN112732631A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 李致賢
• 申請（專利權）人: 南京藍洋智能科技有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 南京鑫智達知識產權代理事務所(普通合伙) 32440
• 代理人: 侯銘言

本發明公開了一種小芯片間的數據傳輸方法，用于在包含多個小芯片的系統內進行數據傳輸，每個小芯片將數據藉由三組不同實體傳輸界面直接傳送到另外的小芯片，其中：第一個小芯片與和它相鄰的第二個小芯片之間由第一個不同實體傳輸界面進行互相傳送數據；第二個小芯片與和第一個小芯片斜對相鄰的第三個小芯片之間由第二個不同實體傳輸界面進行互相傳送數據；第三個小芯片與第一個小芯片之間由第三個不同實體傳輸界面進行互相傳送數據。本發明憑借靈活的可擴充性降低數據傳遞的延遲，針對不同的目標市場，還可以通過封裝不同數目的小芯片達到性能上的可擴充性。

技術領域

本發明公開了一種小芯片間的數據傳輸方法，涉及芯片設計技術領域。

背景技術

目前市場采用的芯片設計技術主要是單一封裝內只有單一晶元(die)，例如NVIDIA前一代構架Pascal與目前最新構架圖靈(Turing)，其晶體管數(Transistor Count)從12個十億，增長到18.6個十億之多，增長了55％。而其晶元面積則是從471mm^2增長到了754mm^2，增長了60％，這比例還沒有計算上先進制程微縮的效果。這表示有部分設計無法因為制程微縮帶來優勢，卻要為這部分設計采用較昂貴的制程。另一方面由于單一晶元面積如此巨大，晶元制作過程中只要有一顆原子缺陷、或者出現一絲雜質，就會影響產品的良率。為了避免整個晶元因此而報廢，勢必要在晶元增加備份設計以及修復電路，這些都將造成晶元有效使用率大幅下降。

傳統的采用并行網絡的拓撲結構(Parallel Networks Topologies)設計的晶元、芯片如圖1所示，常見的有：鏈式、環式、網格式等等。

為了有效使用先進制程工藝帶來的優點，采用單一芯片(chip)封裝內搭載數個小芯片(chiplet，也稱作小芯片)的構架，讓每個小芯片能被控制在比較好的良率，進而簡化備份設計以及修復電路的設計復雜度以及對應的硅面積代價。另一方面，對于無法在先進制程工藝，例如12納米、7納米制程，微縮帶上得到優勢的設計，例如模擬電路，則集中放在主流制程工藝，例如28納米、22納米制程，的小芯片上，以提升小芯片的性價比。而將界面類的功能放在這一類的小芯片上，也提升了芯片的靈活性。此外，針對不同的目標市場，還可以通過封裝不同數目的小芯片達到性能上的可擴充性。

而在單一芯片(chip)封裝內搭載數個小芯片(chiplet)的構架，其中最重要的技術之一是數個小芯片間的數據傳輸技術。

發明內容

本發明所要解決的技術問題是：針對現有技術的缺陷，提供一種小芯片間的數據傳輸方法，基于在單一芯片(chip)封裝內搭載數個小芯片(chiplet)的構架，使得芯片達到性能上靈活的可擴充性，并降低數據傳遞的延遲。

本發明為解決上述技術問題采用以下技術方案：

一種小芯片間的數據傳輸方法，所述方法用于在包含多個小芯片的系統內進行數據傳輸，每個小芯片將數據藉由三組不同實體傳輸界面直接傳送到另外的小芯片，其中：第一個小芯片與和它相鄰的第二個小芯片之間由第一個不同實體傳輸界面進行互相傳送數據；第二個小芯片與和第一個小芯片斜對的第三個小芯片之間由第二個不同實體傳輸界面進行互相傳送數據；第三個小芯片與第一個小芯片之間由第三個不同實體傳輸界面進行互相傳送數據。

第一個小芯片將數據直接傳送到第二個小芯片是通過第一種數據傳輸界面協議；第一個小芯片將數據直接傳送到第三個小芯片是通過第二種數據傳輸界面協議；第一個小芯片將數據直接傳送到第四個小芯片是通過第三種數據傳輸界面協議。

更進一步的，小芯片之間通過相同的傳輸界面協議進行數據的傳送，多個小芯片是在同一個芯片封裝內并具有相同的功能，小芯片之間的數據傳送網絡呈現出遞歸網絡的拓撲結構，所述小芯片之間的數據傳送同時進行，每一個小芯片均將數據直接傳送到與它相鄰的另外三個小芯片。

更進一步的，第一個小芯片將數據直接傳送到第二個小芯片是通過第一種數據傳輸界面協議；第一個小芯片將數據直接傳送到第三個小芯片是通過第二種數據傳輸界面協議。