[發明專利]通過隧道傳輸的封閉式底盤調試

在審

• 申請號: 202011563965.3
• 申請日: 2020-12-25
• 公開（公告）號: CN113849442A
• 公開（公告）日: 2021-12-28
• 發明（設計）人: G·沙耶維茨;T·庫爾茨;V·科普索恩;R·羅齊奇;Y·阿亞特
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F11/22
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

一種系統可以包括主機，該主機通過串行鏈路連接到被測設備(DUT)。主機可以包括諸如雷靂接口之類的串行接口，以及存儲器。DUT可以包括：跟蹤數據源；高速跟蹤接口(HTI)，其用于從跟蹤數據源接收跟蹤數據；串行接口(例如，雷靂接口)；以及連接HTI和串行接口的PIPE接口。HTI通過PIPI接口來將跟蹤數據發送到串行接口。串行接口用于：將跟蹤數據分組化為符合分組格式，以及跨串行鏈路將跟蹤數據作為分組發送到主機。主機可以在主機側串行接口處接收跟蹤數據，將跟蹤數據存儲在存儲器中，以及處理跟蹤數據用于調試DUT。

背景技術

串行互連提供了用于將位流從一個組件傳達到另一組件的方式。在現代計算設備的情況下，高速串行互連經常用于將各種組件通信地耦合在一起。例如，計算設備可以經由一個或多個高速互連耦合到多個外圍設備(例如，顯示器、以太網集線器、輔助存儲設備等)。這樣的互連的示例是外圍組件快速互連(PCIe)、通用串行總線(USB)、DisplayPort(DP)、雷靂(Thunderbolt，TBT)、高速跟蹤接口(High-speed Trace Interface，HTI)等。

HTI促進了在標準接口(例如，PCIe、DP、HDMI或USB)的物理層上對跟蹤數據的流式傳輸。

附圖說明

圖1示出了根據本公開的實施例的包括多核處理器的計算系統的框圖的實施例。

圖2是根據本公開的實施例的示例拓撲結構的示意圖，該示例拓撲結構包括通過高速互連連接到被測系統的主機。

圖3是根據本公開的實施例的在被測系統內的高速跟蹤接口(HTI)設備和雷靂(TBT)設備之間的示例PIPE接口的示意圖。

圖4是示出根據本公開的實施例的在被測系統與主機之間的示例過程流的泳道圖(swim lane diagram)。

圖5示出了根據本公開的實施例的包括互連架構的計算系統的實施例。

圖6示出了根據本公開的實施例的包括分層棧的互連架構的實施例。

圖7示出了根據本公開的實施例的在互連架構內要被生成或接收的請求或分組的實施例。

圖8示出了根據本公開的實施例的用于互連架構的發送器和接收器對的實施例。

圖9示出了根據本公開的實施例的包括處理器的計算系統的框圖的另一實施例。

圖10示出了根據本公開的實施例的包括多個處理器插槽的計算系統的框的實施例。

具體實施方式

在以下描述中，闡述了許多特定細節，例如以下各項的示例：特定類型的處理器和系統配置、特定硬件結構、特定架構和微架構細節、特定寄存器配置、特定指令類型、特定系統組件、特定測量/高度、特定處理器流水線級和操作等，以便提供對本公開的透徹理解。然而，對于本領域技術人員將顯而易見的是，不需要采用這些特定細節來實踐本公開。在其他實例中，尚未詳細描述公知的組件或方法(例如，特定和替代的處理器架構、所描述算法的特定邏輯電路/代碼、特定固件代碼、特定互連操作、特定邏輯配置、特定制造技術和材料、特定編譯器實施方式、代碼中算法的特定表達、特定掉電和門控技術/邏輯以及計算機系統的其他特定操作細節)，以便避免不必要地使本公開難以理解。