[發明專利]納米線晶體管及制造方法

在審

• 申請號: 202011563895.1
• 申請日: 2020-12-25
• 公開（公告）號: CN113851532A
• 公開（公告）日: 2021-12-28
• 發明（設計）人: B·古哈;B·格林;R·趙;A·福斯特;C-H·林;C·蔡;K·菲舍爾
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/775
• 分類號: H01L29/775;H01L21/335;B82Y10/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 舒雄文

1.一種晶體管結構，包括：

第一溝道層，在第二溝道層之上，其中，所述第一溝道層和所述第二溝道層包括單晶硅；

外延源極材料，耦合到所述第一溝道層和所述第二溝道層的第一端；

外延漏極材料，耦合到所述第一溝道層和所述第二溝道層的第二端；

柵電極，在所述外延源極材料與所述外延漏極材料之間，并且在所述第一溝道層周圍且在所述第二溝道層周圍；

第一柵極電介質層，在所述柵電極與所述第一溝道層和所述第二溝道層中的每一個之間，所述第一柵極電介質層包括第一介電常數；以及

第二柵極電介質層，在所述第一柵極電介質層與所述柵電極之間，所述第二柵極電介質層包括第二介電常數。

2.根據權利要求1所述的晶體管結構，其中，所述第二介電常數比所述第一介電常數大至少5倍。

3.根據權利要求1所述的晶體管結構，其中，所述第二介電常數至少為20。

4.根據權利要求1所述的晶體管結構，其中，所述第一柵極電介質層包括在1.6nm與2.2nm之間的厚度，并且其中，所述第二柵極電介質層包括小于2.0nm的厚度。

5.根據權利要求4所述的晶體管結構，其中，所述第一柵極電介質層和所述第二柵極電介質層的厚度之和小于4nm。

6.根據權利要求1所述的晶體管結構，其中，所述第一溝道層的最下表面與所述第二溝道層的最上表面之間的垂直間距至少為8nm。

7.根據權利要求1-6中的任一項所述的晶體管結構，其中，所述第一溝道和所述第二溝道各自包括與所述外延源極材料和所述外延漏極材料之間的方向正交的截面區域，其中，所述截面區域至少為30平方納米，并且其中，所述第一溝道和所述第二溝道各自包括至少10nm的最小厚度。

8.一種晶體管結構，包括：

第一溝道層，在第二溝道層之上，其中，所述第一溝道層和所述第二溝道層包括：

第一錐形區段，所述第一錐形區段的厚度沿著縱向方向從第一厚度減小到第二厚度；

第二錐形區段，所述第二錐形區段的厚度沿著所述縱向方向從所述第二厚度增大到所述第一厚度；以及

橋接區段，所述橋接區段在所述第一錐形區段與所述第二錐形區段之間，所述橋接區段基本上包括所述第二厚度；

外延源極材料，耦合到所述第一溝道層和所述第二溝道層的第一端；

外延漏極材料，耦合到所述第一溝道層和所述第二溝道層的第二端；

柵電極，在所述源極材料與所述漏極材料之間，并且在所述第一溝道層和所述第二溝道層周圍；

第一柵極電介質層，在所述柵電極與所述第一溝道層和所述第二溝道層中的每一個之間，所述第一柵極電介質層具有第一介電常數；以及

第二柵極電介質層，在所述第一柵極電介質層與所述柵電極之間，所述第二柵極電介質層包括第二介電常數。

9.根據權利要求8所述的晶體管結構，其中，所述第一厚度至少為10nm，并且所述第二厚度在6nm與8nm之間。

10.根據權利要求8所述的晶體管結構，其中，所述第一錐形區段和所述第二錐形區段沿著所述第一溝道層或所述第二溝道層的縱向長度跨越橫向距離，其中，所述橫向距離在2nm與10nm之間。

11.根據權利要求10所述的晶體管結構，其中，所述橋接區段跨越比所述第一錐形區段或所述第二錐形區段中的每一個的所述橫向距離大90％的橫向距離。

12.根據權利要求8所述的晶體管結構，其中，所述第一溝道的橋接區段的底表面與所述第二溝道的橋接區段的頂表面之間的垂直間隔至少為10nm。