[發明專利]半導體器件及其制備方法

在審

• 申請號: 202011561975.3
• 申請日: 2020-12-25
• 公開（公告）號: CN112687546A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 顏強;譚俊
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/423
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭立

1.一種半導體器件的形成方法，其特征在于，包括以下步驟：

步驟一、提供一半導體襯底，所述襯底上依次形成有第一氧化物層和第一掩膜層；

步驟二、圖案化蝕刻氧化物層至基底露出，形成凹陷；

步驟三、所述凹陷內形成有復合鰭型結構，所述復合鰭型結構為交替生長的第一鰭型層和第二鰭型層；

步驟四、在襯底表面形成有垂直于所述復合鰭型結構的偽柵極結構，在偽柵極上方覆蓋有第二掩膜層，在偽柵極結構兩側形成有側墻；

步驟五、刻蝕側墻兩側的復合鰭型結構及第一氧化物層形成凹陷；

步驟六、對偽柵極底部的復合鰭型結構以及第一氧化物層進行部分刻蝕；

步驟七、在偽柵極底部的復合鰭型結構及第一氧化物層兩側形成阻擋層；

步驟八、在偽柵極底部的復合鰭型結構兩側的凹陷內外延生長源漏極；

步驟九、在步驟八之后的器件上覆蓋一層第二氧化物層及第三掩膜層并平坦化處理至偽柵極頂部露出；

步驟十、蝕刻去除偽柵極；

步驟十一、蝕刻去除復合鰭型結構兩側的第一氧化物層；

步驟十二、選擇性蝕刻去除復合鰭型結構中的第一鰭型層，形成懸空于基體上方的多層溝道結構；

步驟十三、依次在溝道外周沉積一高介電常數層和金屬材料層。

2.根據權利要求1所述的半導體器件的形成方法，其特征在于，

第一鰭型層的材料為鍺硅，第二鰭型層的材料相對應的為硅。

3.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述步驟二中刻蝕至底部基體露出。

4.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述步驟七中通過原子層沉積及蝕刻工藝在偽柵極底部的復合鰭型結構及第一氧化物層兩側形成阻擋層。

5.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述步驟一中半導體襯底為單晶硅。

6.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述第一掩膜層為氮化硅，也可是氮化硅和氧化硅復合構成。

7.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述第一氧化物層為氧化硅。

8.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述偽柵極為多晶硅。

9.根據權利要求1所述的半導體器件的形成方法，其特征在于，

所述偽柵極側墻為氮化硅。

10.一種半導體器件，其特征在于，包括：

半導體襯底和依次形成于半導體襯底上的源漏摻雜層、氧化層和掩膜層；所述源漏摻雜層、氧化層和掩膜層沿垂直于半導體襯底表面方向形成有凹陷結構；所述凹陷結構終止至半導體襯底表面；

懸浮于半導體襯底上的鰭型結構，所述鰭型結構包括若干層沿垂直于半導體襯底表面方向重疊的第二鰭型層；所述第二鰭型層橫跨所述凹陷結構形成溝道；在所述溝道外周還依次形成有高介電常數材料層和金屬材料層；

側墻，形成于所述鰭型結構上；

阻擋層，位于凹陷結構兩側，同時所述阻擋層位于所述若干層第二鰭型層之間，以及第二鰭型層與側墻之間。