[發明專利]一種功率模塊及其封裝方法

在審

• 申請號: 202011560566.1
• 申請日: 2020-12-25
• 公開（公告）號: CN112638105A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 趙斌;孫鵬;余秋萍;趙志斌
• 申請（專利權）人: 華北電力大學
• 主分類號: H05K7/14
• 分類號: H05K7/14;H02M1/00
• 代理公司: 北京高沃律師事務所 11569
• 代理人: 王愛濤

本發明公開了一種功率模塊及其封裝方法，包括上功率模塊以及下功率模塊；上功率模塊包括覆銅陶瓷基板單元、信號匯集區域單元以及芯片并聯單元；覆銅陶瓷基板單元包括柵極、源極、輔助源極以及漏極的覆銅陶瓷基板；漏極和源極的覆銅陶瓷基板疊層放置；信號匯集區域單元包括柵極、源極、輔助源極以及漏極的信號匯集區域；信號匯集區域分別設置在相對應的覆銅陶瓷基板的覆銅上；芯片并聯單元包括三個并聯的MOSFET芯片；MOSFET芯片的柵極、源極、輔助源極以及漏極分別與相對應的信號匯集區域相連接；上功率模塊和下功率模塊的結構相同；上功率模塊的源極信號匯集區域與下功率模塊的漏極信號匯集區域相連接。本發明能夠改善電流分布的均勻性。

技術領域

本發明涉及模塊封裝技術領域，特別是涉及一種功率模塊及其封裝方法。

背景技術

近年來，硅基(Si)功率半導體器件受材料的限制已接近其材料的本征極限，難以滿足電力電子裝備的更高需求。以碳化硅(SiC)為代表的寬禁帶功率半導體器件憑借其高禁帶寬度、高臨界電場擊穿場強和高熱導率，逐步應用于高頻、高溫和大功率電力電子領域。由于商業化量產碳化硅金屬-氧化物半導體場效應晶體管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)器件電流等級較低的原因，采用成本較低、可靠性較高的器件并聯是解決更大功率應用需求的重要手段。

目前的功率模塊內部均是采取多芯片并聯從而實現更大的電流等級，但是隨著并聯芯片數量的增多，電路布局不對稱和公共支路阻抗耦合效應等因素會導致并聯芯片間的支路雜散電感分布不均勻，進而導致并聯芯片間的電流分配不均衡，由此產生不均衡的開關損耗和電氣應力，嚴重情況下會導致電流分配過大的器件失效，進而危及其它并聯器件的安全。

發明內容

本發明的目的是提供一種功率模塊及其封裝方法，以解決現有技術中的功率模塊中由于電路布局不對稱和公共支路阻抗耦合效應的影響導致并聯芯片間的支路雜散電感分布不均勻的問題。

為實現上述目的，本發明提供了如下方案：

一種功率模塊，包括上功率模塊以及下功率模塊；

所述上功率模塊包括覆銅陶瓷基板單元、信號匯集區域單元以及芯片并聯單元；

所述覆銅陶瓷基板單元包括柵極覆銅陶瓷基板、源極覆銅陶瓷基板、輔助源極覆銅陶瓷基板以及漏極覆銅陶瓷基板；所述漏極覆銅陶瓷基板和所述源極覆銅陶瓷基板疊層放置；

所述信號匯集區域單元包括柵極信號匯集區域、源極信號匯集區域、輔助源極信號匯集區域以及漏極信號匯集區域；所述柵極信號匯集區域設在所述柵極覆銅陶瓷基板的覆銅上；所述源極信號匯集區域設在所述源極覆銅陶瓷基板的覆銅上；所述輔助源極信號匯集區域設在所述輔助源極覆銅陶瓷基板的覆銅上；所述漏極信號匯集區域設在所述漏極覆銅陶瓷基板的覆銅上；

所述芯片并聯單元包括碳化硅金屬-氧化物半導體場效應晶體管MOSFET芯片并聯組；所述MOSFET芯片并聯組為三個并聯連接且相互平行的MOSFET芯片；所述MOSFET芯片并聯組設在所述漏極覆銅陶瓷基板上；所述MOSFET芯片并聯組的柵極通過鍵合線與所述柵極信號匯集區域相連接；所述MOSFET芯片并聯組的源極通過鍵合線與所述源極信號匯集區域相連接；所述MOSFET芯片并聯組的輔助源極通過鍵合線與所述輔助源極信號匯集區域相連接；所述MOSFET芯片并聯組的漏極設在所述漏極覆銅陶瓷基板的覆銅上；

所述上功率模塊和所述下功率模塊的結構相同；所述上功率模塊的源極信號匯集區域與所述下功率模塊的漏極信號匯集區域相連接。