[發明專利]形成半導體元件的方法

在審

• 申請號: 202011558413.3
• 申請日: 2020-12-25
• 公開（公告）號: CN114695092A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 陳致中;林伯璋;魏偟任;周偉倫
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/027
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種形成半導體元件的方法，包含提供一基底，具有第一區域和圍繞第一區域的第二區域，其中第一區域包含第一主動區域和在第一主動區域上的第一柵極；在第一區域周圍的第二區域內的基板上設置虛設圖案；在基板上設置光致抗蝕劑圖案，遮蓋第二區域并包含暴露第一區域的開口；進行離子注入制作工藝，經由開口將摻質注入到第一區域內未被第一柵極覆蓋的第一主動區域中，從而在第一主動區域中形成摻雜區；進行光致抗蝕劑剝離制作工藝，在溫度高于或等于攝氏度下，通過使用SPM溶液去除光致抗蝕劑圖案；以及對基板進行清潔處理。

技術領域

本發明涉及半導體技術領域，特別是涉及一種形成半導體元件的方法。

背景技術

已知，在半導體制作工藝中，進行離子注入(ion implantation)制作工藝時，例如，輕摻雜漏極(lightly doped drain，LDD)離子注入步驟，通常需要以光致抗蝕劑圖案(resist pattern)覆蓋住半導體基底上不希望被離子注入的區域。

當光致抗蝕劑圖案厚度較厚時，如前述高劑量的LDD離子注入步驟會在光致抗蝕劑圖案表層產生硬殼(crust)，此硬殼易崩裂而導致缺陷，尤其是形成在光致抗蝕劑圖案邊緣側壁上的硬殼，最容易在后續清除光致抗蝕劑圖案的過程中導致例如圖案倒塌等缺陷，影響到生產良率。

發明內容

本發明的主要目的是提供一種改良的形成半導體元件的方法，以解決上述現有技術的不足和缺點。

本發明一方面提供一種形成半導體元件的方法，包含：提供一基底，具有第一區域和圍繞所述第一區域的第二區域，其中所述第一區域包含至少一個第一主動區域和在所述第一主動區域上的一第一柵極；在所述第一區域周圍的所述第二區域內的基板上設置一虛設圖案；在所述基板上設置一光致抗蝕劑圖案，其中所述光致抗蝕劑圖案遮蓋所述第二區域并包含暴露所述第一區域的一開口；進行一離子注入制作工藝，經由所述開口將摻質注入到所述第一區域內未被所述第一柵極覆蓋的所述第一主動區域中，從而在所述第一主動區域中形成摻雜區；進行一光致抗蝕劑剝離制作工藝，在溫度高于或等于攝氏度下，通過使用硫酸和雙氧水混合(SPM)溶液以去除所述光致抗蝕劑圖案；以及對所述基板進行一清潔處理。

根據本發明實施例，其中，所述第二區域包含至少一個第二主動區域和在所述至少一個第二主動區域上的一第二柵極。

根據本發明實施例，其中，所述光致抗蝕劑圖案遮蓋所述虛設圖案、所述第二區域、所述至少一個第二主動區域和所述第二柵極。

根據本發明實施例，其中，所述虛設圖案設置在所述至少一個第一主動區域和所述至少一個第二主動區域之間。

根據本發明實施例，其中執行所述離子注入制作工藝時，在所述光致抗蝕劑圖案上產生硬殼，并且其中所述虛設圖案避免了在進行所述光致抗蝕劑剝離制作工藝時，所述硬殼附著到所述第二柵極上。

根據本發明實施例，其中，所述SPM溶液包含混合比率介于的H₂SO₄和H₂O₂。

根據本發明實施例，其中，所述虛設圖案的寬度大于120nm。

根據本發明實施例，其中，所述虛設圖案的寬度大于150nm。

根據本發明實施例，其中，在所述第一柵極和圍繞所述開口的所述光致抗蝕劑圖案的側壁之間的距離大于1000埃。

根據本發明實施例，其中，圍繞所述開口的所述光致抗蝕劑圖案的側壁包含傾斜的上側壁部分。

根據本發明實施例，其中，所述離子注入制作工藝是以大于1E14/cm²的劑量執行的輕摻雜漏極(LDD)注入制作工藝，其中，所述摻雜區是LDD區。

根據本發明實施例，其中，通過使用包含氫氧化銨、過氧化氫和水的混合物的濕式清潔溶液來進行所述清潔處理。