[發(fā)明專利]指令執(zhí)行單元、處理器以及信號(hào)處理方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011557140.0
• 申請(qǐng)日: 2020-12-25
• 公開(kāi)（公告）號(hào): CN112579168B
• 公開(kāi)（公告）日: 2022-12-09
• 發(fā)明（設(shè)計(jì)）人: 譚旭
• 申請(qǐng)（專利權(quán)）人: 成都海光微電子技術(shù)有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 彭久云

本公開(kāi)提供一種指令執(zhí)行單元、處理器以及信號(hào)處理方法，該方法包括：獲取第一指令；根據(jù)第一指令，從不同于物理寄存器堆的數(shù)據(jù)源中讀取源操作數(shù)，基于源操作數(shù)進(jìn)行處理得到N位的目標(biāo)數(shù)據(jù)，并通過(guò)第一執(zhí)行部件的物理寄存器堆寫端口將N位的目標(biāo)數(shù)據(jù)寫入物理寄存器堆的包括N位的區(qū)段中。該信號(hào)處理方法能夠避免較高位寬的物理寄存器堆發(fā)生跨物理寄存器的問(wèn)題，從而能夠解決時(shí)序緊張的問(wèn)題。

技術(shù)領(lǐng)域

本公開(kāi)的實(shí)施例涉及一種指令執(zhí)行單元、處理器以及信號(hào)處理方法。

背景技術(shù)

處理器(例如中央處理器CPU)是電子計(jì)算機(jī)的主要設(shè)備之一，也是電腦中的核心配件，其主要功能是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。處理器是計(jì)算機(jī)中負(fù)責(zé)讀取指令，對(duì)指令譯碼并執(zhí)行指令的核心部件。處理器的功效主要為處理指令、執(zhí)行操作、控制時(shí)間、處理數(shù)據(jù)。

算術(shù)邏輯單元(ALU，Arithmetic Logic Unit)是處理器的一種執(zhí)行部件，也稱運(yùn)算器，用于執(zhí)行加、減、乘、除、與、或、非等指令的邏輯部件。ALU是所有中央處理器的核心組成部分。計(jì)算機(jī)運(yùn)行時(shí)，運(yùn)算器的操作和操作種類由控制器決定。運(yùn)算器處理的數(shù)據(jù)來(lái)自存儲(chǔ)器或寄存器；處理后的結(jié)果數(shù)據(jù)根據(jù)目標(biāo)操作數(shù)的類型，寫回存儲(chǔ)器，或暫時(shí)寄存在寄存器中。運(yùn)算器接受控制器的命令而進(jìn)行動(dòng)作，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號(hào)來(lái)指揮的所以它是執(zhí)行部件。在各種微架構(gòu)中，不同的執(zhí)行部件(用來(lái)進(jìn)行特定邏輯運(yùn)算的邏輯部件，例如根據(jù)執(zhí)行目的可分為ALU與AGU等)拾取各自就緒的微指令，以進(jìn)行處理。如何科學(xué)地設(shè)計(jì)高性能處理器的微架構(gòu)，是提高處理器性能的重要內(nèi)容。

發(fā)明內(nèi)容

本公開(kāi)的實(shí)施例提供了一種指令執(zhí)行單元、處理器以及信號(hào)處理方法，通過(guò)從不同于物理寄存器堆的數(shù)據(jù)源中讀取源操作數(shù)，并將經(jīng)過(guò)指令處理后得到的目標(biāo)數(shù)據(jù)寫入物理寄存器堆中，可以避免較高位寬的物理寄存器堆發(fā)生跨物理寄存器的問(wèn)題，解決時(shí)序緊張的問(wèn)題。

本公開(kāi)至少一實(shí)施例提供了一種信號(hào)處理方法，包括：

獲取第一指令；

根據(jù)所述第一指令，從不同于物理寄存器堆的數(shù)據(jù)源中讀取源操作數(shù)，基于所述源操作數(shù)進(jìn)行處理得到N位的目標(biāo)數(shù)據(jù)，并通過(guò)第一執(zhí)行部件的物理寄存器堆寫端口將所述N位的目標(biāo)數(shù)據(jù)寫入所述物理寄存器堆的包括N位的區(qū)段。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，讀取的所述源操作數(shù)為單個(gè)源操作數(shù)。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，所述物理寄存器堆的位寬為256位，N為8的倍數(shù)。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，所述源操作數(shù)為N位，基于所述N位的源操作數(shù)進(jìn)行處理得到多個(gè)所述N位的目標(biāo)數(shù)據(jù)，每個(gè)所述N位的目標(biāo)數(shù)據(jù)與所述N位的源操作數(shù)相同，并通過(guò)所述第一執(zhí)行部件的物理寄存器堆寫端口將多個(gè)所述N位的目標(biāo)數(shù)據(jù)分別寫入所述物理寄存器堆不同的多個(gè)包括N位的區(qū)段中。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，所述物理寄存器堆不同的多個(gè)包括N位的區(qū)段分別位于物理寄存器堆前一半中和后一半中。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，所述第一指令包括廣播指令，所述廣播指令用于將讀取的所述N位的源操作數(shù)復(fù)制成M份得到M個(gè)所述N位的目標(biāo)數(shù)據(jù)并進(jìn)行廣播，以將M個(gè)所述N位的目標(biāo)數(shù)據(jù)寫入所述物理寄存器堆不同的M個(gè)包括N位的區(qū)段中，M乘以N位等于所述物理寄存器堆的位寬。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，所述M為2或4或8。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，不同于所述物理寄存器堆的數(shù)據(jù)源包括：一級(jí)數(shù)據(jù)緩存、二級(jí)數(shù)據(jù)緩存、三級(jí)數(shù)據(jù)緩存、四級(jí)數(shù)據(jù)緩存、內(nèi)存、定點(diǎn)執(zhí)行模塊中的一種或多種。

例如，在本公開(kāi)至少一實(shí)施例提供的一種信號(hào)處理方法中，還包括：