[發(fā)明專利]一種基于離子注入的非揮發(fā)存儲器件單元的制作方法

在審

• 申請?zhí)枺?/td>: 202011555139.4
• 申請日: 2020-12-24
• 公開（公告）號: CN112670171A
• 公開（公告）日: 2021-04-16
• 發(fā)明（設(shè)計(jì)）人: 洪根深;吳建偉;吳素貞;鄭若成
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十八研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/02;H01L27/11568;H01L29/423
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

本發(fā)明公開一種基于離子注入的非揮發(fā)存儲器件單元的制作方法，屬于半導(dǎo)體存儲器件領(lǐng)域。在二氧化硅柵介質(zhì)中形成富硅納米晶，從而實(shí)現(xiàn)存儲管的制作方法。基于標(biāo)準(zhǔn)的CMOS工藝流程，在高壓柵氧氧化后，嵌入用于存儲管存儲信息的富硅納米晶形成工藝模塊，其形成方式是向高壓柵氧中注入一定劑量的Si離子，再進(jìn)行退火；退火過程中注入柵氧中的Si離子在SiO₂中并靠近p?型摻雜Si襯底界面處形成大量富Si的納米晶。該納米晶具有電子深能力陷阱中心，在存儲器件一定偏置條件下，可俘獲或釋放電子，從而具有存儲信息的功能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲器件技術(shù)領(lǐng)域，特別涉及一種基于離子注入的非揮發(fā)存儲器件單元的制作方法。

背景技術(shù)

存儲器件一般可分為揮發(fā)性存儲器和非揮發(fā)性存儲器，非揮發(fā)性存儲器在不加電的情況下仍能夠長期保持存儲的信息。目前，應(yīng)用最廣泛的非揮發(fā)性存儲器是閃速存儲器(Flash)，主流的閃存存儲技術(shù)按照陣列結(jié)構(gòu)和實(shí)現(xiàn)的功能可以分成兩類：NAND型陳列架構(gòu)的柵存存儲技術(shù)和NOR型陳列架構(gòu)的閃存存儲技術(shù)。前者主要側(cè)重于大容量數(shù)據(jù)信息的保存，后者則側(cè)重于數(shù)據(jù)和編碼處理過程中的數(shù)據(jù)寄存和快速讀取擦除，其單元都是采用浮柵(Floating gate)結(jié)構(gòu)。另一種是電荷陷阱存儲(Charge-trapping flash，CTF)結(jié)構(gòu)，SONOS就屬于這種存儲單元結(jié)構(gòu)。

傳統(tǒng)浮柵結(jié)構(gòu)需要保持較高的浮柵厚度以保持柵極耦合，當(dāng)器件尺寸小于45nm后，浮動?xùn)艠O將因過近的距離造成嚴(yán)重的相互耦合干擾，而無法繼續(xù)勝任電荷保持的功能。與基于半導(dǎo)體多晶硅浮柵存儲的傳統(tǒng)非易失性存儲器件相比，基于電荷陷阱存儲的CTF存儲器件(如SONOS、納米晶等)一般具有以下幾個優(yōu)點(diǎn)：(1)由于電荷存儲層不同，器件疊層高度遠(yuǎn)低于浮柵器件高度；(2)浮柵器件將電荷存儲在導(dǎo)電層，其中任何針孔缺陷都將導(dǎo)致浮柵和溝道之間的斷路，造成部分或全部電荷的丟失，而電荷陷阱存儲的針孔缺陷只能導(dǎo)致局部電荷丟失，對存儲電荷總量影響可以忽略不計(jì)；(3)工藝制備一般與標(biāo)準(zhǔn)CMOS工藝兼容，具有尺寸可持續(xù)縮減，由于電荷被俘獲在陷阱中，不受鄰近單元影響，甚至可以用于28nm以下制造工藝；(4)器件操作電壓一般更低，電荷保持性更好。因此，基于電荷陷阱存儲的CTF存儲器件具備進(jìn)一步縮微的能力。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于離子注入的非揮發(fā)存儲器件單元的制作方法，通過硅離子注入和退火的方式，在高壓器件的二氧化硅柵介質(zhì)中靠近硅襯底的位置形成富硅納米晶，富硅納米晶具有電子深能級陷阱，在一定的偏置條件下可以俘獲或釋放電子，實(shí)現(xiàn)非揮發(fā)存儲。

為解決上述技術(shù)問題，本發(fā)明提供了一種基于離子注入的非揮發(fā)存儲器件單元的制作方法，包括：

提供p型硅襯底，依次形成STI隔離槽、n阱和高壓柵介質(zhì)層，所述高壓柵介質(zhì)層為氧化形成的SiO₂，覆蓋所述p型硅襯底表面；

暴露出用于制作存儲管的區(qū)域，通過離子注入的方式向存儲管區(qū)域的高壓柵介質(zhì)層中注入能夠在高壓柵介質(zhì)層中形成電子陷阱的離子，使其峰值位于所述高壓柵介質(zhì)層和所述p型硅沉底的界面處；

高溫退火，在所述高壓柵介質(zhì)層中并靠近p型硅襯底界面處形成富Si納米晶；

刻蝕掉低壓管區(qū)域的高壓柵介質(zhì)層，氧化形成低壓柵介質(zhì)層；淀積多晶并通過光刻和刻蝕形成高、低壓MOS器件的多晶柵以及存儲管的多晶控制柵；

對低壓管、高壓管與存儲管進(jìn)行源漏區(qū)輕摻雜，再淀積側(cè)墻介質(zhì)層，刻蝕后形成低壓管、高壓管和存儲管的側(cè)墻；

對低壓管、高壓管與存儲管進(jìn)行源漏區(qū)重?fù)诫s；

按標(biāo)準(zhǔn)CMOS后端布線流程，進(jìn)行介質(zhì)層淀積、接觸孔形成、金屬淀積和刻蝕，形成控制柵極、源極、漏極和體極。

可選的，在形成所述高壓柵介質(zhì)層時，采用熱氧化一層SiO₂介質(zhì)層，或采用CVD淀積方式形成一層SiO₂介質(zhì)層。