[發明專利]一種星載雷達綜合數字處理裝置

有效

• 申請號: 202011551332.0
• 申請日: 2020-12-24
• 公開（公告）號: CN112748406B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 張宏財;陳留國;孫家敬;張振;宣浩;李化雷;杜易;陳一新;邵威;邾琳琳;孫高俊;史鴻聲
• 申請（專利權）人: 中國電子科技集團公司第三十八研究所
• 主分類號: G01S7/35
• 分類號: G01S7/35;G01S13/88
• 代理公司: 合肥市浩智運專利代理事務所(普通合伙) 34124
• 代理人: 丁瑞瑞

1.一種星載雷達綜合數字處理裝置，其特征在于，所述裝置集成數字收發模塊、信號處理模塊以及傳輸控制模塊，所述數字收發模塊產生星載雷達線性調頻信號，采集雷達回波進行DDC處理后將數字化后回波數據傳輸至信號處理模塊，信號處理模塊根據傳輸控制模塊輸入的工作模式和時序參數，分析回波頻譜，完成高度測量、距離補償、脈沖壓縮、數據壓縮、相參積累及成像處理，獲取地表高度和回波分層結果數據并將數據打包傳輸至傳輸控制模塊，傳輸控制模塊接收衛星平臺輸入的控制命令并解析命令，完成雷達任務調度管理、整機時序產生、向數字收發模塊和信號處理模塊輸出時序控制信號、控制參數，同時采集各模塊的BIT參數、傳輸雷達處理后的科學數據和工程參數至衛星平臺；

所述數字收發模塊包括電源電路、數據采集電路、波形產生電路、前端控制電路、第一FPGA及其外圍電路、第一PROM存儲器以及與信號處理模塊共用的刷新芯片，所述電源電路為整個數字收發模塊供電，所述數據采集電路、波形產生電路以及前端控制電路均與第一FPGA連接；第一PROM存儲器為反熔絲一次性燒寫，用于存儲第一FPGA的配置文件；通過刷新芯片回讀第一FPGA配置數據，進行校驗檢錯，檢驗配置數據的正確性，在發現錯誤時進行回寫刷新，發現并修正第一FPGA發生的翻轉錯誤；

所述傳輸控制模塊包括與信號處理模塊共用的第二FPGA、MCU、第二SRAM、FLASH、EDACSRAM、LVDS發送器、1553B接口芯片，MCU、第二SRAM、FLASH、EDAC?SRAM、LVDS發送器以及1553B接口芯片均與第二FPGA連接，MCU芯片通過1553B總線接收衛星平臺發送的工作模式參數，解析工作模式并根據工作模式計算時序參數，第二FPGA作為MCU芯片的外設與MCU芯片進行數據、指令通信，MCU芯片解析工作模式后通知第二FPGA讀取工作模式，第二FPGA產生整機工作時序，通過TTL信號傳輸至數字收發模塊，通過第二FPGA內部信號輸出至信號處理模塊；

所述傳輸控制模塊的MCU與第二SRAM發生數據交換的通道上利用海明編碼，校正一位錯誤，檢測兩位錯誤的方式，對第二SRAM的單粒子翻轉進行防護；同時采用三模冗余技術將重要數據存放在FLASH存儲器內三個不同的物理位置，使用時從三處取出，按照三取二比對原則處理消除單粒子翻轉造成的錯誤；

所述信號處理模塊包括一片第二FPGA、四片第一SRAM存儲器、一片第二PROM存儲器以及一片與數字收發模塊共用的實時刷新芯片，所述第一SRAM存儲器以及刷新芯片均與第二FPGA連接，第二PROM存儲器與刷新芯片連接；

數字收發模塊、信號處理模塊以及傳輸控制模塊集中布置于單塊電路板，通過板級布線和芯片內部進行數據傳輸。

2.根據權利要求1所述的一種星載雷達綜合數字處理裝置，其特征在于，所述數據采集電路包括第一變壓器、第一A/D芯片、第一運放、第一開關、第二變壓器、第二A/D芯片以及第二運放，所述第一開關、第一運放、第一A/D芯片以及第一FPGA順次連接，第一開關接收回波信號并定標接收信號，所述第一變壓器接收采樣時鐘并提供第一A/D芯片的工作時鐘；所述第二運放接收回波信號，第二運放、第二A/D芯片以及第一FPGA順次連接，第二變壓器接收采樣時鐘并提供第二A/D芯片的工作時鐘，第一A/D芯片以及第二A/D芯片的輸出信號給第一FPGA進行DDC處理。

3.根據權利要求2所述的一種星載雷達綜合數字處理裝置，其特征在于，所述DDC處理包括：對前端經過低噪聲放大濾波輸出的射頻信號進行直接采樣，經抗混疊濾波器以及ADC以后輸出，然后經數字混頻、單級/多級FIR低通濾波以及抽取獲取基帶I/Q信號。