[發明專利]作為用于芯片上多層級網絡的自適應模塊化負載平衡的框架的反射路由

在審

• 申請號: 202011543165.5
• 申請日: 2020-12-24
• 公開（公告）號: CN113849297A
• 公開（公告）日: 2021-12-28
• 發明（設計）人: Y·M·萊維特;G·莫拉波爾塔
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

一種裝置包括第一組處理元件節點，該第一組處理元件節點定義處理元件節點的第一層級，該第一組處理元件節點包括源節點、第一查找表(LUT)、和第一轉發器節點，該源節點通過第一虛擬信道與第一轉發器節點通信。該裝置包括第二組處理元件節點，該第二組處理元件節點定義處理元件節點的第二層級，該第二組處理元件節點包括第二轉發器節點、第二LUT、和目標節點，該第二LUT包括第一層級中的第一轉發器節點的方向的指示，該目標節點通過第一虛擬信道邏輯地耦合到第二轉發器節點。第一LUT包括第二層級中的第二轉發器節點的方向。本公開涉及作為用于芯片上多層級網絡的自適應模塊化負載平衡的框架的反射路由。

背景技術

在半導體處理和邏輯設計中的進步允許可以存在于集成電路器件上的邏輯單元的量的增加。計算機系統配置從系統中的單個或多個集成電路發展到存在于單獨集成電路上的多個核心、多個硬件線程、以及多個邏輯處理器、以及集成在這樣的處理器內的其他接口。處理器或集成電路通常包括單個物理處理器管芯，其中處理器管芯可以包括任何數量的核心、硬件線程、邏輯處理器、接口、存儲器、控制器集線器等。

附圖說明

圖1示出了根據本公開的實施例的用于包括多核心處理器的計算系統的框圖的實施例。

圖2是根據本公開的實施例的示例性反射路由框架的示意圖。

圖3是示出了根據本公開的實施例的通過反射網絡的示例性分組流的示意圖。

圖4是示出了根據本公開的實施例的用于通過反射網絡路由分組的過程流的示意圖。

圖5是根據本公開的實施例的示例性拓撲的示意圖。

圖6是根據本公開的實施例的不對稱的示例性拓撲的示意圖。

圖7示出了包括互連架構的計算系統的實施例。

圖8示出了包括分層堆棧的互連架構的實施例。

圖9示出了在互連架構內生成或接收的請求或分組的實施例。

圖10示出了用于互連架構的發射器和接收器對的實施例。

圖11示出了用于包括處理器的計算系統的框圖的另一實施例。

圖12示出了用于包括多個處理器插座的計算系統的框的實施例。

附圖未按比例繪制。

具體實施方式

在下面的描述中，闡述了很多具體的細節，例如具體類型的處理器和系統配置、具體的硬件機構、具體的架構和微架構細節、具體的寄存器配置、具體的指令類型、具體的系統部件、具體的測量/高度、具體的處理器流水線階段和操作等的示例，以便提供對本公開的徹底理解。然而對本領域中的技術人員將顯而易見的是，這些具體的細節不需要被采用以實踐本公開。在其他實例中，公知的部件或方法(例如具體的和替代的處理器架構、用于所述算法的具體的邏輯電路/代碼、具體的固件代碼、具體的互連操作、具體的邏輯配置、具體的制造技術和材料、具體的編譯器實施、以代碼形式的算法的具體的表達式、具體的斷電和選通技術/邏輯單元、和計算機系統的其他具體的操作細節)沒有被詳細描述，以便避免不必要地使本公開難以理解。