[發(fā)明專利]一種高速收發(fā)器冗余備份系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011539461.8
• 申請(qǐng)日: 2020-12-23
• 公開（公告）號(hào): CN112702111A
• 公開（公告）日: 2021-04-23
• 發(fā)明（設(shè)計(jì)）人: 黃兆錦
• 申請(qǐng)（專利權(quán)）人: 威創(chuàng)集團(tuán)股份有限公司
• 主分類號(hào): H04B10/038
• 分類號(hào): H04B10/038
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 賈小慧

本申請(qǐng)公開了一種高速收發(fā)器冗余備份系統(tǒng)，包括：用戶數(shù)據(jù)發(fā)送模塊、多路冗余備份模塊以及數(shù)據(jù)選擇模塊；用戶數(shù)據(jù)發(fā)送模塊用于采集用戶數(shù)據(jù)，并將采集的用戶數(shù)據(jù)發(fā)送至冗余備份模塊；冗余備份模塊用于對(duì)接收的用戶數(shù)據(jù)進(jìn)行數(shù)據(jù)封裝，高速收發(fā)數(shù)據(jù)，數(shù)據(jù)解封裝以及判斷數(shù)據(jù)有效性；數(shù)據(jù)選擇模塊用于從多路冗余備份模塊輸出的數(shù)據(jù)中，選擇一路經(jīng)過數(shù)據(jù)有效性判斷后的數(shù)據(jù)進(jìn)行接收。本申請(qǐng)降低光通信設(shè)備冗余備份的硬件成本，并提高通信設(shè)備的可靠性、穩(wěn)定性。

技術(shù)領(lǐng)域

本申請(qǐng)涉及發(fā)射器設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種高速收發(fā)器冗余備份系統(tǒng)。

背景技術(shù)

FPGA(Field－Programmable GateArray)即現(xiàn)場(chǎng)可編程門陣列，作為一種可編程器件，既解決了專用集成電路的不足，又克服了可編程器件邏輯門電路數(shù)量有限的缺點(diǎn)。FPGA集成了大量觸發(fā)器、查找表LUT以及布線等原始邏輯資源，并且提供了可配置的I/O口以及硬IP(GTx、BlockRAM、PLL、通用接口等)，采用硬件描述語言(HDL，HardwareDescriptionLanguage)進(jìn)行編碼，各個(gè)邏輯并行工作來實(shí)現(xiàn)指定的功能。

高速收發(fā)器GTx(Gigabit Transceiver)是Xilinx針對(duì)Gigabit應(yīng)用的FPGA開發(fā)的高速串行接口。其接收和發(fā)送方向均由PCS(物理編碼子層)和PMA(物理介質(zhì)接入層)兩部分組成，PCS提供豐富的物理編碼層特性，如8b/10b編碼等；PMA部分為模擬電路，提供高性能串行接口特性，如CDR(時(shí)鐘信號(hào)恢復(fù)，ClockDataRecovery)。接收端CDR的功能為：由于GTx傳輸不帶隨路時(shí)鐘，因此在接收端必須自己做時(shí)鐘恢復(fù)和數(shù)據(jù)恢復(fù)。首先外部數(shù)據(jù)經(jīng)過均衡器，從均衡器出來的數(shù)據(jù)進(jìn)入時(shí)鐘數(shù)據(jù)恢復(fù)電路，GTx使用相位旋轉(zhuǎn)CDR結(jié)構(gòu)，從DFE(反饋均衡算法)進(jìn)來的數(shù)據(jù)分別被邊緣采樣器和數(shù)據(jù)采樣器捕獲，然后CDR狀態(tài)機(jī)根據(jù)兩者決定數(shù)據(jù)流的相位并反饋控制相位內(nèi)插器(PI)，當(dāng)數(shù)據(jù)采樣器的位置位于眼圖中央的時(shí)候邊緣采樣器鎖定到數(shù)據(jù)流的傳輸域。其中CPLL(Channel PLL，單通道鎖相環(huán))或者QPLL(QuadPLL，單組鎖相環(huán))為相位內(nèi)插器提供基礎(chǔ)時(shí)鐘，使CDR狀態(tài)機(jī)能很好進(jìn)行相位控制。

然而目前的FPGA中的高速收發(fā)器的設(shè)計(jì)沒有充分考慮通信設(shè)備中數(shù)據(jù)傳輸?shù)陌踩詥栴}，或者會(huì)采用增加光端機(jī)設(shè)備實(shí)現(xiàn)多路冗余備份，使得提高了光通信設(shè)備冗余備份的硬件成本。

發(fā)明內(nèi)容

本申請(qǐng)?zhí)峁┝艘环N高速收發(fā)器冗余備份系統(tǒng)，使得降低了光通信設(shè)備冗余備份的硬件成本，并提高通信設(shè)備的可靠性、穩(wěn)定性。

有鑒于此，本申請(qǐng)?zhí)峁┝艘环N高速收發(fā)器冗余備份系統(tǒng)，所述系統(tǒng)包括：

用戶數(shù)據(jù)發(fā)送模塊、多路冗余備份模塊以及數(shù)據(jù)選擇模塊；

所述用戶數(shù)據(jù)發(fā)送模塊用于采集用戶數(shù)據(jù)，并將采集的所述用戶數(shù)據(jù)發(fā)送至所述冗余備份模塊；

所述冗余備份模塊用于對(duì)接收的所述用戶數(shù)據(jù)進(jìn)行數(shù)據(jù)封裝，高速收發(fā)數(shù)據(jù)，數(shù)據(jù)解封裝以及判斷數(shù)據(jù)有效性；

所述數(shù)據(jù)選擇模塊用于從多路所述冗余備份模塊輸出的數(shù)據(jù)中，選擇一路經(jīng)過數(shù)據(jù)有效性判斷后的數(shù)據(jù)進(jìn)行接收。

可選的，還包括：

用戶數(shù)據(jù)接收模塊，用于接收所述數(shù)據(jù)選擇模塊輸出的數(shù)據(jù)，并根據(jù)數(shù)據(jù)進(jìn)行控制、運(yùn)算或發(fā)送到系統(tǒng)外部。

可選的，所述冗余備份模塊包括：數(shù)據(jù)封裝模塊，高速收發(fā)器模塊，數(shù)據(jù)有效性判斷模塊以及數(shù)據(jù)解封裝模塊；

所述數(shù)據(jù)封裝模塊用于對(duì)所述用戶數(shù)據(jù)進(jìn)行封裝，并將封裝好的所述用戶數(shù)據(jù)發(fā)送至所述高速收發(fā)器模塊；

所述高速收發(fā)器模塊用于接收封裝好的所述用戶數(shù)據(jù)；對(duì)封裝好的所述用戶數(shù)據(jù)進(jìn)行編碼；高速的發(fā)送編碼后的所述用戶數(shù)據(jù)；高速的接收數(shù)據(jù)；對(duì)接收的數(shù)據(jù)進(jìn)行解碼，將解碼后的數(shù)據(jù)發(fā)送至所述數(shù)據(jù)有效性判斷模塊以及所述數(shù)據(jù)解封裝模塊；