[發明專利]半導體器件及其制作方法

在審

• 申請號: 202011532289.3
• 申請日: 2020-12-22
• 公開（公告）號: CN112670294A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 郭亞麗;長江;許波;劉思敏;吳智鵬;韓凱
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/11568;H01L27/11582
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 遠明

1.一種半導體器件，其特征在于，包括：

襯底，包括沿第一橫向設置的核心區和與所述核心區相鄰的階梯區；

堆疊層，設置于所述襯底上且包括交替堆疊的導體層與絕緣層；

多個第一柵線縫隙結構，所述第一柵線縫隙結構沿所述第一橫向設置于所述堆疊層中，并且包括間斷設置的第一子柵線縫隙結構和第二子柵線縫隙結構，所述第一子柵線縫隙結構位于所述核心區，所述第二子柵線縫隙結構位于所述階梯區；以及

多個絕緣結構，所述絕緣結構沿所述第一橫向設置于所述堆疊層中，并且鄰接同一所述第一柵線縫隙結構中的所述第一子柵線縫隙結構以及所述第二子柵線縫隙結構；

其中，所述多個第一柵線縫隙結構以及所述多個絕緣結構用以在平行于所述襯底且與所述第一橫向交錯的第二橫向上將所述堆疊層分隔出多個塊區域。

2.根據權利要求1所述的半導體器件，其特征在于：所述絕緣結構包括貫穿所述堆疊層的絕緣溝槽，以及用于填充所述絕緣溝槽的絕緣材料。

3.根據權利要求1所述的半導體器件，其特征在于：所述第一子柵線縫隙結構和所述第二子柵線縫隙結構分別包括貫穿所述堆疊層的第一溝槽與第二溝槽，以及用于填充所述第一溝槽和所述第二溝槽的導電材料。

4.根據權利要求1所述的半導體器件，其特征在于：在所述塊區域內，包括至少一個第二柵線縫隙結構，所述第二柵線縫隙結構沿所述第一橫向設置于所述堆疊層中，并且用以在所述第二橫向上將所述塊區域分隔出多個子塊區域，所述第二柵線縫隙結構包括間斷設置的第三子柵線縫隙結構和第四子柵線縫隙結構，所述第三子柵線縫隙結構位于所述核心區，所述第四子柵線縫隙結構位于所述階梯區。

5.根據權利要求4所述的半導體器件，其特征在于：所述第三子柵線縫隙結構和所述第四子柵線縫隙結構分別包括貫穿所述堆疊層的第三溝槽與第四溝槽，以及用于填充所述第三溝槽和所述第四溝槽的導電材料。

6.根據權利要求4所述的半導體器件，其特征在于：所述子塊區域中包括位于所述核心區中且設置于所述堆疊層中的多個第一溝道結構，和包括位于所述階梯區中且設置于所述堆疊層中的多個第二溝道結構，所述多個第一溝道結構的密度較所述多個第二溝道結構的密度高，并且所述多個第二溝道結構為虛擬溝道結構。

7.根據權利要求6所述的半導體器件，其特征在于：所述子塊區域中還包括位于所述核心區中且設置于所述堆疊層中的多個第三溝道結構，所述多個第三溝道結構位于所述核心區靠近所述階梯區的一側，所述多個第三溝道結構的密度較所述多個第二溝道結構的密度高，并且所述多個第三溝道結構為所述虛擬溝道結構。

8.一種半導體器件的制造方法，其特征在于，包括以下步驟：

提供襯底，所述襯底包括沿第一橫向設置的核心區和與所述核心區相鄰的階梯區；

于所述襯底上形成初始堆疊層，所述初始堆疊層包括交替堆疊的犧牲層與絕緣層；

形成多個絕緣結構，所述絕緣結構沿所述第一橫向設置于所述初始堆疊層中；

將所述初始堆疊層形成由導體層與所述絕緣層交錯堆疊設置的堆疊層；以及

形成多個第一柵線縫隙結構，所述第一柵線縫隙結構沿所述第一橫向設置于所述堆疊層中，并且包括間斷設置的第一子柵線縫隙結構和第二子柵線縫隙結構，所述第一子柵線縫隙結構位于所述核心區，所述第二子柵線縫隙結構位于所述階梯區，所述絕緣結構鄰接同一所述第一柵線縫隙結構中的所述第一子柵線縫隙結構以及所述第二子柵線縫隙結構；

其中，所述多個第一柵線縫隙結構以及所述多個絕緣結構用以在平行于所述襯底且與所述第一橫向交錯的第二橫向上將所述堆疊層分隔出多個塊區域。

9.根據權利要求8所述的方法，其特征在于，還包括以下步驟：

形成多個第一溝道結構于所述核心區的所述初始堆疊層中；以及

形成多個第二溝道結構于所述階梯區的所述初始堆疊層中；

其中，所述多個第一溝道結構的密度較所述多個第二溝道結構的密度高，并且所述多個第二溝道結構為虛擬溝道結構。