[發明專利]一種融合憶阻器的CMOS感存算一體電路結構

有效

• 申請號: 202011528529.2
• 申請日: 2020-12-22
• 公開（公告）號: CN112700810B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 胡紹剛;張宗鎰;周桐;于奇;劉洋
• 申請（專利權）人: 電子科技大學
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/14;G11C16/34;G06T1/60;H04N25/76
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.一種融合憶阻器的CMOS感存算一體電路結構，其特征在于，包括由多個感存算電路單元構成的矩陣電路、憶阻器編寫擦除控制模塊、求和運算電路模塊、行驅動電路模塊和列驅動電路模塊；定義矩陣電路包括CLn行和RLn列，每個感存算電路單元由CMOS有源像素單元模塊和憶阻器存儲模塊構成，憶阻器存儲模塊接收憶阻器編寫擦除控制模塊發出的控制信號，實現數據的編寫/擦除，憶阻器的電流輸出端通過由行驅動電路模塊和列驅動電路模塊控制的行/列導通開關與求和運算電路模塊連接，其中，每一列的所有感存算電路單元連接一個求和運算電路模塊，所述求和運算電路模塊將輸入的電流信號轉為電壓信號后得到輸出電壓；

所述CMOS有源像素單元模塊包括NMOS管、光電二極管和源極跟隨器；NMOS管的漏極接電源電壓，NMOS管的源極接光電二極管的負極，光電二極管的正極接地，源極跟隨器的柵極連接NMOS管源極與光電二極管負極的連接點，源極跟隨器的漏極接電源電壓，源極跟隨器的源極接憶阻器存儲模塊；NMOS管的柵極接外部復位信號，CMOS有源像素單元模塊在外部復位信號控制下進行復位/曝光。

2.根據權利要求1所述的一種融合憶阻器的CMOS感存算一體電路結構，其特征在于，所述憶阻器編寫擦除控制模塊用于控制憶阻器存儲模塊進行編寫或擦除。

3.根據權利要求2所述的一種融合憶阻器的CMOS感存算一體電路結構，其特征在于，所述憶阻器存儲模塊包括第一開關管、第二開關管和憶阻器；第一開關管的兩端分別連接源極跟隨器的源極和憶阻器的正端，第一開關管的控制信號端接憶阻器編寫擦除控制模塊產生的第一開關管控制信號SEL1；第二開關管的兩端分別接憶阻器的正端和憶阻器編寫擦除控制模塊產生的控制信號CTR，第二開關管的控制信號端接憶阻器編寫擦除控制模塊產生的第二開關管控制信號SEL2；憶阻器的負端通過行/列導通開關后接求和運算電路模塊；憶阻器編寫擦除控制模塊控制憶阻器存儲模塊進行編寫或擦除的方式是：通過第一開關管控制信號SEL1、第二開關管控制信號SEL2和控制信號CTR，使第一開關管常開而第二開關管常關時，電路處于運算讀取模式，使第一開關管常關而第二開關管常開時，電路處于編寫/擦除模式；編寫/擦除的具體方法是：通過控制信號CTR，在控制端施加正向電壓，對電路進行編寫，在控制端施加反向電壓，對電路進行擦除。

4.根據權利要求3所述的一種融合憶阻器的CMOS感存算一體電路結構，其特征在于，所述求和運算電路模塊包括一個運算放大器和一個電流轉電壓電路；運算放大器的反相輸入端通過行/列導通開關后接憶阻器的負端，運算放大器的正相輸入端接地；求和運算電路模塊用于使同一列上的憶阻器電流流入與運算放大器反相輸入端相連的電流轉電壓電路，并通過連接在運算放大器輸出端和反相輸入端之間的反饋電阻，求得輸出電壓。

5.根據權利要求4所述的一種融合憶阻器的CMOS感存算一體電路結構，其特征在于，所述行驅動電路模塊和列驅動電路模塊用于由外部電路產生相應的行選信號和列選信號，并由該行選/列選信號確定某行某列的行/列導通開關是否導通；若導通，則當電路正常工作時，憶阻器上流過的電流信號將輸出到運算求和電路模塊；若不導通，則該電流不能輸出到運算求和電路模塊。