[發明專利]一種基于FPGA的LIO總線擴展UART外設系統及方法

在審

• 申請號: 202011520752.2
• 申請日: 2020-12-21
• 公開（公告）號: CN112559410A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 楊炳偉;程驥思;孫沖;樊濤
• 申請（專利權）人: 蘇州長風航空電子有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F5/06
• 代理公司: 北京清大紫荊知識產權代理有限公司 11718
• 代理人: 李思瓊;張卓

本發明提供了一種基于FPGA的LIO總線擴展UART外設系統及方法，該系統包括龍芯2k1000模塊，龍芯2k1000的LIO端口連接FPGA模塊；FPGA模塊包括總線協議解析單元，用于解析龍芯2K1000處理器的LIO總線協議，實現FPGA與龍芯2K1000處理器的LIO通訊功能；控制單元，用于實現FIFO的讀寫操作，包括讀控制邏輯、寫控制邏輯、讀FIFO Read_FIFO、寫FIFO Write_FIFO；UART單元，用于完成UART協議的發送和接收。本發明可以滿足龍芯2k1000需要更多UART外設資源的場合，利用該方法可以很容易進行通用的外設擴展，具有結構簡單、通用性高、實用性強等優點。

技術領域

本公開涉及總線擴展與存儲控制技術領域，尤其涉及一種基于FPGA的LIO總線擴展UART外設系統及方法。

背景技術

LocalIO總線簡稱LIO總線，是龍芯2k1000系列CPU提供的一個外設訪問接口，一般用于連接外部ROM用于系統的啟動。龍芯2k1000系列CPU作為一個國產自主研發的CPU，普遍應用于一些具有國產化要求的產品上。CPU處理器具有有限的外設資源，如果碰到一些特殊的應用場景，需要更多的外設接口，而2k1000處理器無法提供更多外設接口,這時候就需要對CPU進行外設接口擴展。目前公開技術上，對于2k1000的LIO外設擴展只有擴展DMA控制器，沒有擴展UART、IIC、HDLC等外設。

發明內容

有鑒于此，本公開實施例提供一種基于FPGA的LIO總線擴展UART外設系統及方法，該系統及方法可以滿足龍芯2k1000需要更多UART外設資源的場合，利用該方法可以很容易進行通用的外設擴展，具有結構簡單、通用性高、實用性強等優點。

為了實現上述目的，本發明提供如下技術方案：

一種基于FPGA的LIO總線擴展UART外設系統，包括龍芯2k1000處理器，所述龍芯2k1000處理器的LIO端口連接FPGA模塊；所述FPGA模塊包括總線協議解析單元、控制單元和UART單元；

所述總線協議解析單元用于解析龍芯2K1000處理器的LIO總線協議，實現FPGA與龍芯2K1000處理器的LIO通訊功能；

所述控制單元用于實現FIFO的讀寫操作，包括讀控制邏輯、寫控制邏輯、讀FIFORead_FIFO、寫FIFO Write_FIFO；

所述UART單元用于完成UART協議的發送和接收。

進一步地，所述總線協議解析單元包括：

地址譯碼模塊，用于實現解析LIO總線；

同步觸發單元，用于改善并行總線數據的時序；

第一多路選擇器，通過地址譯碼模塊給出的選擇信號，選擇對應的寄存器的數據輸出到數據總線LIO_D上；

第二多路選擇器，通過地址譯碼模塊給出的選擇信號,將輸入的數據給到對應的寄存器上；

接收數據寄存器，用于讀取并保存從接收FIFO中的數據；

狀態寄存器，用于保存UART模塊的狀態；

發射數據寄存器，用于存儲和保存要發送到發射FIFO的數據；

控制寄存器，用于配置和保存UART的配置信息。

進一步地，所述的LIO總線的時序包括地址總線LIO_A、數據LIO_D、讀控制總線LIO_RDn和寫控制總線LIO_WRn；并且，所述LIO總線工作在16位的讀寫數據狀態下。

進一步地，所述的LIO總線的數據接口使用三態門總線，該三態門總線的控制信號采用LIO總線的讀控制信號。