[發明專利]一種改善隧穿氧化層可靠性的方法在審
| 申請號： | 202011517680.6 | 申請日： | 2020-12-21 |
| 公開（公告）號： | CN112490119A | 公開（公告）日： | 2021-03-12 |
| 發明（設計）人： | 彭利;李泓博 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/28 | 分類號： | H01L21/28 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 戴廣志 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 改善 氧化 可靠性 方法 | ||
1.一種改善隧穿氧化層可靠性的方法，其特征在于，該方法至少包括以下步驟：
步驟一、提供硅基底；在所述硅基底上表面形成第一氧化硅層；
步驟二、在所述第一氧化硅層和所述硅基底界面摻氮，形成位于所述第一氧化硅層和所述硅基底界面處的氮氧化硅層；
步驟三、氧化所述硅基底上表面，在所述氮氧化硅層和所述硅基底界面處形成第二氧化硅層，其中氧化所述硅基底上表面的反應溫度為900℃，反應氣體為氧氣；
步驟四、在所述第一氧化硅層上形成浮柵。
2.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟一中在所述硅基底表面形成所述第一氧化硅層的方法采用低壓自由基氧化法。
3.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟二中采用NO退火工藝在所述第一氧化硅層和所述硅基底界面摻氮。
4.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟三中在所述氮氧化硅層和所述硅基底界面處形成所述第二氧化硅層的方法采用低壓自由基氧化法。
5.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟二中形成的所述氮氧化硅層用于19nm NAND cell區的隧穿氧化層。
6.根據權利要求5所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟二中形成所述氮氧化硅層的同時還形成低壓區的柵氧層。
7.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟三中形成的所述第二氧化硅層的厚度為
8.根據權利要求1所述的改善隧穿氧化層可靠性的方法，其特征在于：步驟三中形成的所述第二氧化硅層將所述氮氧化硅層中N峰推離所述第二氧化硅層與所述硅基底界面
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011517680.6/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
