[發明專利]存儲器的時鐘延時調整方法及裝置、存儲介質、終端

有效

• 申請號: 202011511693.2
• 申請日: 2020-12-18
• 公開（公告）號: CN112632887B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 程靜思;陸炳華;丁展如;肖斌
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G06F30/3315
• 分類號: G06F30/3315
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 武振華;張振軍

一種存儲器的時鐘延時調整方法及裝置、存儲介質、終端，所述方法包括：針對一個或多個存儲器，在多種分析條件下，分別確定每個存儲器的出端延遲裕量最小的時序路徑，記為該存儲器的最差時序路徑，并確定所述最差時序路徑的入端延遲裕量；根據所述最差時序路徑的出端延遲裕量與入端延遲裕量，選擇待調整存儲器；根據預設調整比例，將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量。本發明可以有效優化和修正時序違例，提高通信準確性，進而提高芯片綜合性能。

技術領域

本發明涉及芯片設計技術領域，尤其涉及一種存儲器的時鐘延時調整方法及裝置、存儲介質、終端。

背景技術

在現有技術中，影響芯片性能的因素復雜且隨機，為了在邏輯綜合階段得到更好的芯片綜合性能，如更好地實現功耗低、性能佳、面積小(Performance?Power?Area，PPA)三者之間的權衡，需要對芯片中器件的時鐘延時進行合理調整。

然而，由于存儲器(memory)器件自身具有存取時間(access?time)長的特性，出端延遲裕量(From-memory?Slack)建立時間檢查難以滿足時序約束，容易發生時序違例問題，其中，所述出端延遲裕量用于指示數據離開所述存儲器后至下一器件(如寄存器)的延遲裕量，且所述出端延遲裕量通常為建立時間檢查對應的延遲裕量。

亟需一種存儲器的時鐘延時調整方法，可以有效修正時序違例，進而優化芯片綜合性能。

發明內容

本發明解決的技術問題是一種存儲器的時鐘延時調整方法及裝置、存儲介質、終端，可以使用確定出的時序約束文件優化綜合策略，有效修正時序違例，提高通信準確性和芯片綜合性能。

為解決上述技術問題，本發明實施例提供一種存儲器的時鐘延時調整方法，包括以下步驟：針對一個或多個存儲器，在多種分析條件下，分別確定每個存儲器的出端延遲裕量最小的時序路徑，記為該存儲器的最差時序路徑，并確定所述最差時序路徑的入端延遲裕量；根據所述最差時序路徑的出端延遲裕量與入端延遲裕量，選擇待調整存儲器；根據預設調整比例，將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量。

可選的，所述入端延遲裕量用于指示數據進入所述存儲器前的延遲裕量，且所述入端延遲裕量為建立時間檢查對應的延遲裕量；所述出端延遲裕量用于指示數據離開所述存儲器后的延遲裕量，且所述出端延遲裕量為建立時間檢查對應的延遲裕量。

可選的，根據所述最差時序路徑的出端延遲裕量與入端延遲裕量，選擇待調整存儲器包括：判斷是否存在存儲器在各種分析條件下均滿足最差時序路徑的出端延遲裕量小于第一裕量閾值，且入端延遲裕量大于等于第二裕量閾值；如果存在，則確定該存儲器為待調整存儲器；其中，所述第一裕量閾值小于等于第二裕量閾值。

可選的，根據預設調整比例，將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量包括：確定所述待調整存儲器的最差時序路徑的出端延遲裕量與入端延遲裕量之間的裕量差值；計算所述預設調整比例與所述裕量差值的乘積，以得到裕量乘積；根據所述裕量乘積，將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量；其中，所述入端延遲裕量的一部分小于等于所述裕量乘積。

可選的，所述預設調整比例選自30％～70％。

可選的，根據所述裕量乘積，將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量包括：確定所述待調整存儲器的一個或多個時鐘緩沖器在各種分析條件下的延時值；根據所述裕量乘積與所述各種分析條件下的延時值，確定所述待調整存儲器在各種分析條件下分別需要調整的時鐘緩沖器的數量；確定各個需要調整的時鐘緩沖器的數量中的最小值，記為最小數量；在各種分析條件下，均減少所述待調整存儲器的最小數量個時鐘緩沖器，以實現將所述待調整存儲器所有時序路徑的入端延遲裕量的一部分調整至出端延遲裕量。