[發(fā)明專利]基于配置信息共享存儲(chǔ)的可重構(gòu)處理器及其共享存儲(chǔ)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011510860.1
• 申請(qǐng)日: 2020-12-18
• 公開（公告）號(hào): CN112540950B
• 公開（公告）日: 2023-03-28
• 發(fā)明（設(shè)計(jì)）人: 尹首一;林宥旭;谷江源;鐘鳴;羅列;張淞;韓慧明;劉雷波;魏少軍
• 申請(qǐng)（專利權(quán)）人: 清華大學(xué)
• 主分類號(hào): G06F15/177
• 分類號(hào): G06F15/177;G06F15/167
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 薛平;周曉飛

本發(fā)明公開了一種基于配置信息共享存儲(chǔ)的可重構(gòu)處理器及其共享存儲(chǔ)方法，其中該方法包括：處理單元陣列和配置信息共享存儲(chǔ)模塊；其中，處理單元陣列包括：多個(gè)處理器單元；配置信息共享存儲(chǔ)模塊包括：多個(gè)存儲(chǔ)體，用于存儲(chǔ)各個(gè)處理器單元的配置信息。本發(fā)明將原先設(shè)置于各個(gè)處理單元內(nèi)部的配置存儲(chǔ)器搬移到處理單元陣列之外，使得各個(gè)處理單元能夠共享配置信息共享存儲(chǔ)模塊中各個(gè)存儲(chǔ)體來存儲(chǔ)配置信息，以便擁有較少配置信息的處理單元能夠分擔(dān)配置存儲(chǔ)壓力較大的處理單元的配置信息，大大提高了可重構(gòu)處理器存儲(chǔ)配置信息的空間利用率。

技術(shù)領(lǐng)域

本發(fā)明涉及可重構(gòu)計(jì)算領(lǐng)域，尤其涉及一種基于配置信息共享存儲(chǔ)的可重構(gòu)處理器及其共享存儲(chǔ)方法。

背景技術(shù)

本部分旨在為權(quán)利要求書中陳述的本發(fā)明實(shí)施例提供背景或上下文。此處的描述不因?yàn)榘ㄔ诒静糠种芯统姓J(rèn)是現(xiàn)有技術(shù)。

區(qū)別于傳統(tǒng)的馮諾依曼計(jì)算架構(gòu)，可重構(gòu)計(jì)算是指參與計(jì)算的硬件電路不再是固定不變的，硬件可以根據(jù)任務(wù)的計(jì)算特點(diǎn)，通過裁剪和重組而達(dá)到加速執(zhí)行某一特定任務(wù)的目的。FPGA是一種典型的可重構(gòu)的硬件，它通過查找表LUT的方式、硬件描述語言(VHDL和Verilog HDL)和特殊的工藝(EEPROM、SRAM和反熔絲等)，將不同的設(shè)計(jì)快速映射成實(shí)際電路，實(shí)現(xiàn)豐富的計(jì)算架構(gòu)，達(dá)到可重構(gòu)的目的。

由于FPGA的缺點(diǎn)是設(shè)計(jì)的粒度太小、造價(jià)昂貴以及性能較專用集成電路ASIC差，因而，粗粒度可重構(gòu)架構(gòu)(Coarse-Grained Reconfigurable Architecture,CGRA)的處理器在這個(gè)背景下應(yīng)運(yùn)而生。CGRA是一種新型計(jì)算架構(gòu)，其兼具了通用處理器的靈活性和專用集成電路的高性能。在CGRA的數(shù)據(jù)通路中，可重構(gòu)運(yùn)算單元的數(shù)據(jù)位寬度大于或等于4bit，因而，將CGRA稱為粗粒度的處理器架構(gòu)。

CGRA的低能耗、高性能和高能效和靈活動(dòng)態(tài)可重構(gòu)的特性，使器適用于數(shù)據(jù)密集型的并行度非常高的計(jì)算任務(wù)。在如今大數(shù)據(jù)、人工智能和萬物互聯(lián)等豐富多彩的應(yīng)用不斷興起的背景下，CGRA得到了越來越廣泛的關(guān)注。面對(duì)不同人工智能算法要具有更優(yōu)化的計(jì)算策略。CGRA本身的架構(gòu)特點(diǎn)使其能夠較好地滿足這些應(yīng)用需求，因?yàn)樗婢咄ㄓ锰幚砥鞯撵`活性和ASIC的高性能。

CGRA同樣也需要類似于傳統(tǒng)計(jì)算架構(gòu)中的“指令”來控制計(jì)算任務(wù)的執(zhí)行，在CGRA中被稱為配置。哈佛體系結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開的存儲(chǔ)器結(jié)構(gòu)，其系統(tǒng)結(jié)構(gòu)的劃分和執(zhí)行方式與馮諾依曼結(jié)構(gòu)并無分別，也可以看作馮諾依曼架構(gòu)的變種。哈佛體系結(jié)構(gòu)有兩個(gè)明顯的特點(diǎn)：存儲(chǔ)指令和數(shù)據(jù)的存儲(chǔ)器互相獨(dú)立，每個(gè)存儲(chǔ)器都不允許指令和數(shù)據(jù)并存；使用兩條獨(dú)立的總線，作為CPU和兩個(gè)存儲(chǔ)器之間專用的通信路徑，這樣兩條總線可以同時(shí)工作，提高數(shù)據(jù)吞吐率。CGRA中的配置和數(shù)據(jù)的存儲(chǔ)也是分開的，且由于該架構(gòu)自身有多個(gè)處理單元陣列，所以它需要的存儲(chǔ)單元遠(yuǎn)不止兩個(gè)。另外為了突破所謂“存儲(chǔ)墻”的瓶頸，CGRA中配置的存儲(chǔ)也要設(shè)計(jì)成層次化的結(jié)構(gòu)：既需要速度最慢、存儲(chǔ)容量最大的DRAM，也需要速度最快、存儲(chǔ)容量最小的片上SRAM。在設(shè)計(jì)配置的存儲(chǔ)單元SRAM的大小時(shí)，要考慮到處理單元的速度和整體電路的面積，以達(dá)到折中的目的。

傳統(tǒng)的CGRA中有很多個(gè)處理單元PE，每個(gè)PE都有自己單獨(dú)的配置存儲(chǔ)單元(Context Memory，CM)，PE之間的CM是獨(dú)立的，無法互相共享。因此，這就導(dǎo)致了某些PE的CM存儲(chǔ)空間不夠，而某些PE又有空余的CM存儲(chǔ)空間的問題。

針對(duì)上述問題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例中提供了一種基于配置信息共享存儲(chǔ)的可重構(gòu)處理器，用以解決現(xiàn)有的可重構(gòu)處理器中，在每個(gè)處理單元內(nèi)部設(shè)置一個(gè)配置存儲(chǔ)器存儲(chǔ)其配置信息，存在配置存儲(chǔ)空間利用率較低的技術(shù)問題，該可重構(gòu)處理器包括：處理單元陣列和配置信息共享存儲(chǔ)模塊；其中，處理單元陣列包括：多個(gè)處理器單元；配置信息共享存儲(chǔ)模塊包括：多個(gè)存儲(chǔ)體，用于存儲(chǔ)各個(gè)處理器單元的配置信息。