[發明專利]半導體裝置的制造方法

在審

• 申請號: 202011508348.3
• 申請日: 2020-12-18
• 公開（公告）號: CN113013089A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 陳彥廷;李威養;楊豐誠;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李曄;李琛

本發明實施例公開了一種半導體裝置及半導體裝置的制造方法，并針對形成用于相鄰鰭式場效晶體管(finFET)的源極/漏極接觸插塞。相鄰鰭式場效晶體管的源極/漏極區域嵌入層間介電質中，并通過隔離(isolating)相鄰鰭式場效晶體管的柵極電極的切割金屬柵極(cut?metal gate，CMG)結構的隔離區域分隔(separated)。前述方法包括使隔離區域凹入；及形成穿過層間介電質的接觸插塞開口，以經由接觸插塞開口暴露設置在源極/漏極區域上方的接觸蝕刻停止層的一部分，且接觸蝕刻停止層與隔離區域的材料不同。一旦經暴露，則移除接觸蝕刻停止層的一部分，并在接觸插塞開口中形成導電材料。導電材料與相鄰鰭式場效晶體管的源極/漏極區域接觸并與隔離區域接觸。

技術領域

本發明實施例涉及半導體裝置，尤其涉及用于相鄰finFET的源極/漏極接觸插塞的半導體裝置及其制造方法。

背景技術

半導體裝置用于各種電子應用，諸如：舉例而言個人電腦、移動電話、數碼相機及其他電子設備。通常通過在半導體基板上方按順序地沉積絕緣或介電層、導電層及半導體層的各種材料，并使用光刻將各種材料層圖案化，以形成電路組件及元件在半導體基板上而制造出半導體裝置。

半導體技術領域通過不斷地縮減最小部件(feature)的尺寸，而持續改善了各種電子組件(例如：晶體管、二極管、電阻器、電容器等)的集成密度，這使得更多的組件可以被整合至指定的面積內。然而，隨著最小部件的尺寸縮減，需要解決其所衍生出的其他問題。

發明內容

一實施例是關于一種方法。所述方法包括：蝕刻隔離區域。隔離區域包括第一介電材料且嵌入(embedded)在介電層中。蝕刻開口在介電層中，且經由開口暴露接觸蝕刻停止層的第一部分，并經由開口暴露接觸蝕刻停止層的第二部分。隔離區域設置在介于接觸蝕刻停止層的第一部分與第二部分之間。移除接觸蝕刻停止層的第一部分，且經由開口暴露第一源極/漏極區域。接觸蝕刻停止層包括第二介電材料。第二介電材料不同于第一介電材料。移除接觸蝕刻停止層的第二部分，且經由開口暴露第二源極/漏極區域。形成連通第一源極/漏極區域及第二源極/漏極區域的接觸物在開口中。

另一實施例是關于一種方法。所述方法包括：形成空腔在層間介電質中以暴露隔離結構，并經由空腔暴露第二介電材料。經暴露的第二介電材料在于空腔中的經暴露的隔離結構上。第二介電材料不同于隔離結構的介電材料。暴露隔離結構之后，移除第二介電材料的第一部分及第二部分，以經由空腔來暴露第一鰭式場效晶體管(Fin Field-EffectTransistor，finFET)的第一源極/漏極區域以及第二finFET的第二源極/漏極區域。在空腔中沉積導電材料以形成連通第一源極/漏極區域及第二源極/漏極區域的接觸插塞(plug)。

又另一實施例是關于一種半導體裝置。所述半導體裝置包括層間介電質、第一裝置的第一源極/漏極區域、第二裝置的第二源極/漏極區域、隔離區域以及接觸物。層間電介質包括第一介電材料。第一裝置的第一源極/漏極區域嵌入在層間介電質中。第二裝置的第二源極/漏極區域嵌入在層間介電質中。隔離區域包括嵌入在層間電介質中的第二介電材料，且設置在介于第一裝置及第二裝置之間。接觸物經由接觸蝕刻停止層的第一部分連接至第一源極/漏極區域，且經由接觸蝕刻停止層的第二部分連接至第二源極/漏極區域。接觸蝕刻停止層包括不同于第二介電材料的第三介電材料。

附圖說明

根據以下的詳細說明并配合所附附圖，能夠最好的理解本公開的所有態樣。應注意的是，根據本技術領域的一般作業，各種部件并未必按照比例繪制。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

圖1是根據一些實施例，描繪FinFET的范例的三維視圖(three-dimensionalview)。

圖2至7、8A、8B、9A、9B、10A至10C、11A至11C、12A、12B、13A、13B、14A至14C、15A至15D、16A至16D、17、18以及19A至19C是根據一些實施例，在制造FinFET的中間階段的剖面圖。