[發明專利]一種基于VPX總線的寬帶并行接收處理裝置

有效

• 申請號: 202011506311.7
• 申請日: 2020-12-18
• 公開（公告）號: CN112737626B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 安效君
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B1/00
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

1.一種基于VPX總線的寬帶并行接收處理裝置，其特征在于，包括時鐘源單元（1）、第一～第五信道單元（2～6）、采樣單元（7）、第一處理單元（8）、第二處理單元（9）、監控單元（10）、第一接口單元（11）、第二接口單元（12）和VPX背板單元（13）；所述第一處理單元（8）和第二處理單元（9）基于FPGA實現，所述監控單元（10）基于嵌入式處理器實現；

其中，時鐘源單元（1）輸出同步參考時鐘給第一～第五信道單元（2～6）和采樣單元（7）；

第一～第五信道單元（2～6）分別接收1路射頻信號進行變頻放大，并輸出寬帶中頻模擬信號給采樣單元（7）；

采樣單元（7）將接收的5路寬帶中頻模擬信號轉換成5路數字中頻信號，然后經VPX背板單元（13）傳給第一處理單元（8）；

第一處理單元（8）對5路數字中頻信號進行并行的測向處理，然后將處理結果通過VPX背板單元（13）送到采樣單元（7）的網絡接口輸出，并將5路數字中頻信號中的1路數字中頻信號通過VPX背板單元（13）送入第二處理單元（9）進行偵收處理；第二處理單元（9）的處理結果通過VPX背板單元（13）送到第二接口單元（12）輸出；

第一處理單元（8）包括基于FPGA實現的干涉儀測向處理器、5個數字下變頻器以及5個FFT處理器，其中，5個數字下變頻器接收從采樣單元（7）送來的5路數字中頻信號，對數字中頻信號進行下變頻處理，然后送給FFT處理器進行FFT處理，5路FFT處理結果并行地進入干涉儀測向處理器完成測向處理；

第二處理單元（9）包括基于FPGA實現的窄帶數字下變頻器、N個數字濾波器、N個信號檢測器以及N個信號偵收處理器，N≥8；其中，窄帶數字下變頻器接收第一處理單元（8）送來的1路數字中頻信號，對該數字中頻信號進行窄帶下變頻處理，然后分別送給N個數字濾波器；N個數字濾波器對輸入信號進行濾波，濾波后的信號進入信號檢測器進行信號檢測；N個信號檢測器將檢測到的信號送入對應的信號偵收處理器完成偵收處理；

所述監控單元用于執行如下程序：

1）接收工作指令，設備自檢狀態正常后轉入步驟2）；

2）控制時鐘源單元（1）輸出參考時鐘，然后轉入步驟3）；

3）控制第一～第五信道單元（2～6）工作在指定頻段，然后轉入步驟4）；

4）設置第一處理單元（8）和第二處理單元（9）的工作參數，然后轉入步驟5）；

5）定時回讀時鐘源單元（1）、第一～第五信道單元（2～6）、第一處理單元（8）和第二處理單元（9）的工作狀態，并通過第一接口單元（11）將工作狀態數據輸出；

第一接口單元（11）將監控單元（10）輸出的數據通過工業標準接口以太網輸出。