[發(fā)明專利]可重構處理單元陣列的寄存器堆設計方法及裝置

在審

• 申請?zhí)枺?/td>: 202011506065.5
• 申請日: 2020-12-18
• 公開（公告）號: CN112486904A
• 公開（公告）日: 2021-03-12
• 發(fā)明（設計）人: 尹首一;蔣昱;谷江源;鐘鳴;羅列;張淞;韓慧明;劉雷波;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京三友知識產(chǎn)權代理有限公司 11127
• 代理人: 薛平;侯天印

本發(fā)明公開了一種可重構處理單元陣列的寄存器堆設計方法及裝置，其中，該方法包括：采用數(shù)據(jù)局部和全局共享結合、數(shù)據(jù)和配置信息分離存儲的方式，對每個可重構處理單元陣列PEA的全局寄存器堆GR進行設計，其中，每個PEA包括：多個處理器單元PE；采用數(shù)據(jù)和配置信息分離存儲的方式，對每個PE的局部寄存器堆LR進行設計。本發(fā)明通過層次化的寄存器文件設計，能夠充分利用可重構處理器單元陣列中各個處理單元的資源，提升可重構處理器單元陣列的系統(tǒng)性能。

技術領域

本發(fā)明涉及計算機領域，尤其涉及一種可重構處理單元陣列的寄存器堆設計方法及裝置。

背景技術

本部分旨在為權利要求書中陳述的本發(fā)明實施例提供背景或上下文。此處的描述不因為包括在本部分中就承認是現(xiàn)有技術。

寄存器是一種可以存儲若干個一位二進制代碼的高速存儲部件。通常寄存器的容量有限但是擁有非常高的讀寫速度，所以寄存器間的數(shù)據(jù)傳輸速率非常高。按照不同的分類方式以及應用場景，寄存器可以分為很多種，并且在有著較為廣泛的應用。

在計算機領域，寄存器通常是CPU內(nèi)部用來暫時存放參與運算的數(shù)據(jù)、運算結果、指令或者地址的一個存儲區(qū)域，是以存儲功能為核心的一段電路，通常由一定數(shù)量的觸發(fā)器構成。寄存器位于存儲器層次結構的最高層，也是CPU可以讀寫的速度最快、尺寸最小的存儲器。

通常情況下，內(nèi)部寄存器文件與許多不同的總線相連，但是只有一條總線與主存相連，故馮諾依曼瓶頸是一個明顯的數(shù)據(jù)流瓶頸。只有足夠多的寄存器資源才可以解決這一瓶頸。而足夠多的寄存器使得其與存儲器間只是偶爾地交換數(shù)據(jù)。但是如果將各個獨立寄存器直接與處理單元相連，會極大地增加互連面積，故處理器中的寄存器堆技術應運而生。

在CPU中，由多個寄存器組成的陣列即為寄存器文件或寄存器堆。這是由CPU指令集架構所定義的一批寄存器，用于暫存CPU的運算單元與內(nèi)存之間數(shù)據(jù)，故寄存器文件通常處于處理器的數(shù)據(jù)通路上，它的訪問速度也直接決定了處理器的性能。因而，如何在面積等條件的約束下，設置大規(guī)模寄存器文件資源，以降低處理器訪存延時、提高處理器性能，是目前亟待解決的技術問題。

發(fā)明內(nèi)容

本發(fā)明實施例中提供了一種可重構處理單元陣列的寄存器堆設計方法，用以解決如何在面積等條件的約束下，設置大規(guī)模寄存器文件資源，以提高處理器性能的技術問題，該方法包括：采用數(shù)據(jù)局部和全局共享結合、數(shù)據(jù)和配置信息分離存儲的方式，對每個可重構處理單元陣列(Processing Elements Array，簡稱PEA)的全局寄存器堆(GlobalRegister，簡稱GR)進行設計，其中，每個PEA包括：多個處理器單元(Processing Elements，簡稱PE)；采用數(shù)據(jù)和配置信息分離存儲的方式，對每個PE的局部寄存器堆LR(LocalRegister，簡稱LR)進行設計。

本發(fā)明實施例中還提供了一種可重構處理單元陣列的寄存器堆設計裝置，用以解決如何在面積等條件的約束下，設置大規(guī)模寄存器文件資源，以提高處理器性能的技術問題，該裝置包括：全局寄存器設計模塊，用于采用數(shù)據(jù)局部和全局共享結合、數(shù)據(jù)和配置信息分離存儲的方式，對每個可重構處理單元陣列PEA的全局寄存器堆GR進行設計，其中，每個PEA包括：多個處理器單元PE；局部寄存器設計模塊，用于采用數(shù)據(jù)和配置信息分離存儲的方式，對每個PE的局部寄存器堆LR進行設計。

本發(fā)明實施例中還提供了一種計算機設備，用以解決如何在面積等條件的約束下，設置大規(guī)模寄存器文件資源，以提高處理器性能的技術問題，該計算機設備包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，處理器執(zhí)行計算機程序時實現(xiàn)上述可重構處理單元陣列的寄存器堆設計方法。

本發(fā)明實施例中還提供了一種計算機可讀存儲介質(zhì)，用以解決如何在面積等條件的約束下，設置大規(guī)模寄存器文件資源，以提高處理器性能的技術問題，該計算機可讀存儲介質(zhì)存儲有執(zhí)行上述可重構處理單元陣列的寄存器堆設計方法的計算機程序。