[發明專利]一種用于存儲芯片的寫入深度測試系統及其方法

在審

• 申請號: 202011504611.1
• 申請日: 2020-12-18
• 公開（公告）號: CN112599184A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 劉松強;錢楊;朱慶芳
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張妍;賈慧琴

本發明公開了一種用于存儲芯片的寫入深度測試系統，包括：調壓電路，輸入端與主控芯片的第一輸出端連接，其第一輸出端與電平轉換芯片的第一輸入端連接，其第二輸出端與待測的存儲芯片的第一輸入端連接；電平轉換芯片的第二輸入端與主控芯片的第二輸出端連接，其第一輸出端與存儲芯片的第二輸入端連接，其第三輸入端與存儲芯片的輸出端連接；數字模擬轉換器，輸入端與主控芯片的第三輸出端連接，其輸出端與存儲芯片的第三輸入端連接。此發明解決了傳統ATE無法脫機操作且便捷性差的問題，采用雙電源和高精度DAC，實現了脫機狀態下的VT板級測試，降低了測試成本，便捷了測試操作，滿足了多種應用場合的靈活運用。

技術領域

本發明涉及芯片測試技術領域，具體涉及一種用于存儲芯片的寫入深度測試系統及其方法。

背景技術

針對普冉半導體(PUYA)公司開發的FLASH存儲芯片和EEPROM存儲芯片，傳統的寫入深度(VT margin)測試，需要使用集成電路自動測試機(ATE)機臺。

在測試PUYA開發的FLASH存儲芯片和EEPROM存儲芯片的寫入深度測試時，除了需要完成實驗室測試，還需要在測試廠、現場技術支持工程師(FAE)的現場測試。然而，目前需要專用的ATE機臺，價格昂貴、體積大、不便捷，不易攜帶，且不能脫機操作，無法滿足現場等應用需求。

發明內容

本發明的目的是提供一種用于存儲芯片的寫入深度測試系統及其方法。此系統及方法旨在解決傳統ATE無法脫機操作且便捷性差的問題，采用雙電源和高精度DAC，實現脫機狀態下的VT板級測試，降低測試成本，便捷測試操作，滿足多種應用場合的靈活運用。

為達到上述目的，本發明提供了一種用于存儲芯片的寫入深度測試系統，包括：

主控芯片，生成測試數字信號；

調壓電路，輸入端與主控芯片的第一輸出端連接，其第一輸出端與一電平轉換芯片的第一輸入端連接，其第二輸出端與待測的存儲芯片的第一輸入端連接，根據測試數字信號，分別為電平轉換芯片和存儲芯片提供第一電壓和第二電壓；

電平轉換芯片的第二輸入端與主控芯片的第二輸出端連接，其第一輸出端與存儲芯片的第二輸入端連接，根據第一電壓，對測試數字信號進行電平轉換，獲得處理后的測試數字信號，且與第二電壓共同施加在存儲芯片上；

數字模擬轉換器，輸入端與主控芯片的第三輸出端連接，其輸出端與存儲芯片的第三輸入端連接，對該測試數字信號進行數模轉換，獲得測試模擬信號；

電平轉換芯片的第三輸入端與存儲芯片的輸出端連接，對測試模擬信號、第二電壓和處理后的測試數字信號共同施加作用下的存儲芯片進行測試，獲得存儲芯片的測試數據，完成存儲芯片的寫入深度測試。

最優選的，該寫入深度測試系統還包括上位機，輸出端與主控芯片的第一輸入端連接，用于測試人員人為輸入寫入深度測試的測試指令信息，并傳輸至主控芯片生成測試數字信號。

最優選的，電平轉換芯片的第二輸出端通過主控芯片與上位機的輸入端連接，用于將測試數據通過主控芯片實時傳輸回上位機，供測試人員實時讀取。

最優選的，第三電壓為不同電壓范圍的可變電壓。

最優選的，該寫入深度測試系統的尺寸為15cm×10cm。

本發明還提供了一種用于存儲芯片的寫入深度測試方法，該寫入深度測試方法是基于上述的一種用于存儲芯片的寫入深度測試系統實現的，該寫入深度測試方法包括以下步驟：

步驟1：測試人員輸入寫入深度測試的測試指令信息，并傳輸至主控芯片，生成測試數字信號；將測試數字信號分為三路；

步驟2：將第一路測試數字信號傳輸至調壓電路，調壓電路根據第一路測試數字信號，分別為電平轉換芯片和待測的存儲芯片提供第一電壓和第二電壓；