[發明專利]一種抗單粒子翻轉的DSP加固電路

有效

• 申請號: 202011504564.0
• 申請日: 2020-12-18
• 公開（公告）號: CN112737559B
• 公開（公告）日: 2022-01-25
• 發明（設計）人: 薛海衛
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;G05B9/03;G05B19/042;G05B19/048
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種抗單粒子翻轉的DSP加固電路，屬于數字信號處理器抗輻射領域，包括DSP內核、片內同步存儲器、時鐘系統、片內數據接口、片內地址接口、外部存儲器接口、外設數據總線和外設地址總線；所述片內數據接口連接外設數據總線，片內地址接口連接外設地址總線；DSP內核通過片內數據接口、片內地址接口讀寫片內同步存儲器，存取運行的數據和程序；DSP內核通過外部存儲器接口讀寫片外存儲空間的指令或數據，外部存儲器接口中的數據通過片內數據接口送入DSP內核中；外部存儲器接口中的地址通過片內地址接口由DSP內核送出；DSP內核通過片內數據接口和片內地址接口配置外設寄存器，使DSP加固電路與外界具有串口通信、運動控制、定時及中斷的功能。

技術領域

本發明涉及數字信號處理器抗輻射技術領域，特別涉及一種抗單粒子翻轉的DSP加固電路。

背景技術

在空間輻射環境中，集成電路的單粒子效應主要包括單粒子翻轉、單粒子瞬態、單粒子閂鎖等現象。當高能粒子擊中芯片的存儲區域，瞬時電流脈沖直接作用于存儲單元，導致存儲單元狀態改變，存儲數據翻轉，此現象為SEU（Single Event Upset，單粒子翻轉）。航天器中的DSP（Digital Signal Process，數字信號處理器）芯片是進行數據處理和通信控制的核心器件，宇航空間的等離子體、質子、電子及重離子等高能粒子轟擊DSP電路，容易使DSP電路造成單粒子翻轉。對于DSP電路，單粒子翻轉主要發生于電路內的SRAM存儲區域和各種寄存器區域。在DSP的取指、指令譯碼和流水線執行等關鍵部件狀態機中發生單粒子翻轉，可導致DSP指令執行功能出錯，DSP程序跑飛，引起單粒子功能中斷，造成DSP電路運行的不穩定甚至失效，嚴重影響航天器的安全性及可靠性。

工業級DSP電路在宇航輻射環境下會發生大量的單粒子翻轉現象。現有技術中，DSP電路的抗單粒子翻轉加固主要采用糾檢錯算法降低整個電路的翻轉率，該方法對DSP的性能影響較小，但抗翻轉率效果有限。

發明內容

本發明的目的在于提供一種抗單粒子翻轉的DSP加固電路，以解決的問題。

為解決上述技術問題，本發明提供了一種抗單粒子翻轉的DSP加固電路，包括DSP內核、片內同步存儲器、時鐘系統、片內數據接口、片內地址接口、外部存儲器接口、外設數據總線和外設地址總線；

所述片內數據接口連接外設數據總線，片內地址接口連接外設地址總線；DSP內核通過片內數據接口、片內地址接口讀寫片內同步存儲器，存取運行的數據和程序；

DSP內核通過外部存儲器接口讀寫片外存儲空間的指令或數據，外部存儲器接口中的數據通過片內數據接口送入DSP內核中；外部存儲器接口中的地址通過片內地址接口由DSP內核送出；

DSP內核通過片內數據接口和片內地址接口配置外設寄存器，使DSP加固電路與外界具有串口通信、運動控制、定時及中斷的功能。

可選的，所述片內同步存儲器采用12管DICE單元結構進行抗單粒子翻轉加固；所述片內同步存儲器包括數據輸入鎖存、地址輸入鎖存、地址行列譯碼電路、時鐘邏輯、字線驅動、寫驅動電路、DICE位存儲單元、靈敏放大器、數據輸出緩沖器；

DICE位存儲單元采用位線分離的12管DICE結構加固；數據輸入鎖存采用雙模冗余與DICE鎖存結構，地址輸入鎖存采用DICE鎖存結構。

可選的，所述時鐘邏輯采用濾波電路結構，靈敏放大器與數據輸出緩沖器采用帶濾波的DICE加固結構，以濾除時鐘及數據讀出通路中由單粒子產生的瞬態脈沖干擾。

可選的，所述時鐘系統采用三模PLL加固；所述時鐘系統包括三路PLL、三模選擇器和濾波電路；相同的三路PLL的時鐘輸出連接到一個三模選擇器上，三模選擇器的輸出作為整個DSP加固電路的時鐘；從三模選擇器出來的時鐘通過濾波電路后送至內部時鐘網絡，以濾除單粒子效應在時鐘網絡上產生的瞬態脈沖干擾。