[發明專利]一種MBIST電路系統

有效

• 申請號: 202011496194.0
• 申請日: 2020-12-17
• 公開（公告）號: CN112614534B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 李璋輝;何再生
• 申請（專利權）人: 珠海一微半導體股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種MBIST電路系統，其特征在于，該MBIST電路系統包括外部訪問控制模塊、MBIST狀態寄存器組、MBIST時鐘源產生模塊、以及一個或一個以上SRAM掃描測試模塊；其中，這個MBIST電路系統集成在一個芯片上；

外部訪問控制模塊，配置為與所述芯片的引腳直接連接，用于接收所述芯片的外部輸入的測試指令信號；外部訪問控制模塊還配置為與MBIST狀態寄存器組連接，用于根據測試指令信號向MBIST狀態寄存器組配置MBIST的測試模式信息；

MBIST狀態寄存器組，配置為與所有的SRAM掃描測試模塊都連接，用于在外部訪問控制模塊配置的測試模式信息的控制下，選擇向對應的SRAM掃描測試模塊發送測試使能信號和復位信號；

MBIST時鐘源產生模塊，配置為與MBIST狀態寄存器組連接，用于根據MBIST狀態寄存器組存儲的測試時鐘配置信息，選擇輸出匹配當前測試模式的測試時鐘信號到對應的SRAM掃描測試模塊，以實現驅動對應的SRAM掃描測試模塊測試其內置的不同塊SRAM；其中，每一個SRAM掃描測試模塊都包括一塊或一塊以上的SRAM；

MBIST狀態寄存器組，還用于接收每一個SRAM掃描測試模塊反饋的測試成功信號或測試失敗信號，并傳輸給外部訪問控制模塊以反饋給所述MBIST電路系統的外部；

SRAM掃描測試模塊，用于根據MBIST狀態寄存器組發送的測試使能信號和復位信號、MBIST時鐘源產生模塊選擇輸出的測試時鐘信號、內置的所有SRAM的待測試地址，按照不同的順序選擇向內置的SRAM的待測試地址傳輸測試激勵數據，然后通過對比這些測試激勵數據和基于待測試地址從內置的SRAM中讀取的測試響應數據，獲得測試結果以識別出SRAM的故障情況，然后輸出所述測試成功信號或所述測試失敗信號；

所述外部訪問控制模塊包括外部測試激勵訪問單元和總線選擇器；

外部測試激勵訪問單元的數據輸入端與所述芯片的引腳連接，用于接收所述芯片的外部的測試基臺提供的測試指令信號，其中，測試指令信號包括測試使能信號、復位信號和測試時鐘信號；

總線選擇器包括兩個輸入端、一個輸出端和一個選擇端，總線選擇器的輸出端與MBIST狀態寄存器組的數據輸入端連接，總線選擇器的一個選擇端與所述MBIST電路系統的外部的測試通路配置器連接，總線選擇器的一個輸入端與外部測試激勵訪問單元的輸出端連接，總線選擇器的另一個輸入端與所述MBIST電路系統外部的系統總線連接，總線選擇器還用于根據測試通路配置器的選通信息，選擇輸入所述芯片的外部的測試基臺所提供的測試指令信號或輸入所述系統總線提供的測試指令信號，再將選擇到的測試指令信號輸出給MBIST狀態寄存器組；

外部測試激勵訪問單元，還用于接收MBIST狀態寄存器組輸出的所述測試成功信號或所述測試失敗信號；所述系統總線還用于接收MBIST狀態寄存器組反饋回的所述測試成功信號或所述測試失敗信號；

其中，工作模式包括正常讀寫功能模式和測試模式；

所述MBIST狀態寄存器組包括鎖相環寄存器、使能時鐘寄存器、測試使能寄存器、復位寄存器、失敗信號寄存器和成功信號寄存器；

總線選擇器的輸出端分別連接到鎖相環寄存器的數據輸入端、使能時鐘寄存器的數據輸入端、測試使能寄存器的數據輸入端和復位寄存器的數據輸入端，使得所述外部測試激勵訪問單元或所述系統總線將相應的測試指令信號以串行移位的方式分別輸入鎖相環寄存器、使能時鐘寄存器、測試使能寄存器和復位寄存器以完成對應寄存器的配置；其中，這些測試指令信號都是32位的二進制數據；

失敗信號寄存器和成功信號寄存器用于記錄反饋每一個SRAM掃描測試模塊在當前測試模式下的測試結果；

所述MBIST時鐘源產生模塊包括高頻振蕩器和時鐘選擇器；

時鐘選擇器存在一個輸出端、一個選擇端、三個或三個以上輸入端；

時鐘選擇器的一個輸入端與高頻振蕩器的輸出端連接，用于在高頻振蕩器接收鎖相環寄存器輸出的時鐘信號后，振蕩產生一個頻率可控的時鐘信號，以輸出給時鐘選擇器；

時鐘選擇器的另一個輸入端與所述芯片的外部的測試基臺的時鐘端連接，用于接收這個測試基臺所產生的時鐘信號；

時鐘選擇器的又一個輸入端與所述芯片的內部的時鐘管理模塊的時鐘端連接，用于接收時鐘管理模塊產生的基于所述正常讀寫功能模式的功能時鐘；

時鐘選擇器的其他輸入端用于輸入其他不同頻率的時鐘信號或不輸入信號，以滿足不同的測試需求；

時鐘選擇器的選擇端與所述使能時鐘寄存器的輸出端連接，時鐘選擇器的輸出端與所有的SRAM掃描測試模塊的時鐘端都連接，用于在所述使能時鐘寄存器輸出的時鐘選擇信號的控制下，選擇時鐘選擇器的對應輸入端存在的一路時鐘信號輸出給所述SRAM掃描測試模塊，以驅動對應的SRAM掃描測試模塊使用匹配的測試時鐘源測試其內置的不同塊SRAM。