[發明專利]一種微內核陣列的實現方法

在審

• 申請號: 202011494721.4
• 申請日: 2020-12-17
• 公開（公告）號: CN112463723A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 王志平
• 申請（專利權）人: 王志平
• 主分類號: G06F15/82
• 分類號: G06F15/82;G06F15/80
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.實現一種微系統結構，該微系統結構在本發明技術方案中被定義為FPU，其特征在于：

FPU擁有獨立的用于程序功能實現的“指令空間”，即用于對指令進行存儲的緩存，該緩存所存儲內容為本發明技術方案所定義的FEC；

FPU擁有獨立的用于程序功能實現的“數據空間”，即用于對數據進行存儲的緩存，該緩存所存儲內容為本發明技術方案所定義的FED；

FPU擁有一定位寬的，多個，既可作為輸入操作數、還可作為輸出操作數、還可以作為程序使用的編程寄存器，該編程寄存器為本發明技術方案所定義的FOR；

FPU只能擁有有限的“指令空間”和“數據空間”，不具備多級緩存的電路結構；

FPU不能擁有與FPU以外功能模塊進行指令交互或數據交互的，除FOR以外的其它接口；

FPU不能擁有中斷接口及中斷服務功能；

FPU不能擁有具有時效性編程的功能，不具備實現實時編程的能力；

FPU擁有可記錄所關聯流水線的索引號、以及可記錄FPU狀態信息的寄存器，該寄存器為本發明技術方案所定義的FSR；

FPU中的FSR具有以下必要狀態及相應狀態下的功能：“空閑狀態”、“等待狀態”、“初始化狀態”、“運行狀態”、“結束狀態”；

FPU通過執行FPUEXIT指令實現從“運行狀態”進入“結束狀態”。

2.根據權力要求1，實現一種流水線結構，該流水線結構在本發明技術方案中被定義為CISC-H流水線結構，其特征在于：

CISC-H流水線結構可以由一條或者多條CISC-H流水線組成；

CISC-H流水線結構中的任意一條流水線分為三段，分別為本發明技術方案中所定義的：“PFE”、“FPU陣列”、“PBE”；

CISC-H流水線結構中的任意一條流水線可以使用“FPU陣列”中的任意一個FPU資源實現程序所需實現的功能。

3.根據權力要求2，實現程序并發執行時的輸出結果達到“先完成先輸出”的功能，該功能為本發明技術方案中所定義的FDFO，其特征在于：

在FPU陣列中首先完成任務的FPU的FOO可以被優先輸出到PBE；

在程序中執行ICOTAG指令以解決FDFO策略處理關于輸出競爭的問題。

4.根據權力要求2，實現選用指定類別的FPU來實現程序功能，其特征在于：

在程序中執行SETFPU指令。

5.根據權力要求2，實現向FPU的FEC導入具體內容，該內容的源端為“指令耦合緩存”，其特征在于：

在程序中執行SFEC指令。

6.根據權力要求2，實現向FPU的FEC導入具體內容，該內容的源端為“數據耦合緩存”，其特征在于：

在程序中執行DFEC指令。

7.根據權力要求2，實現向FPU的FED導入具體內容，該內容的源端為“指令耦合緩存”，其特征在于：

在程序中執行SFED指令。

8.根據權力要求2，實現向FPU的FED導入具體內容，該內容的源端為“數據耦合緩存”，其特征在于：

在程序中執行DFED指令。

9.根據權力要求2，完成為FPU的FOR的輸出特性進行設置，其特征在于：

在程序中執行SETFOO指令。

10.根據權力要求2，啟動處于“初始化狀態”的FPU，令其進入“運行狀態”，其特征在于：

在程序中執行INVOKE指令。