[發(fā)明專利]一種基于碳納米管的三位TSV及其參數(shù)提取方法在審
| 申請(qǐng)?zhí)枺?/td> | 202011490765.X | 申請(qǐng)日: | 2020-12-16 |
| 公開(kāi)(公告)號(hào): | CN112652574A | 公開(kāi)(公告)日: | 2021-04-13 |
| 發(fā)明(設(shè)計(jì))人: | 呂紅亮;關(guān)文博;嚴(yán)思璐;趙冉冉;張玉明 | 申請(qǐng)(專利權(quán))人: | 西安電子科技大學(xué) |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768;H01L23/538;G06F30/398;G06F30/367;G06F111/14 |
| 代理公司: | 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230 | 代理人: | 劉長(zhǎng)春 |
| 地址: | 710000 陜*** | 國(guó)省代碼: | 陜西;61 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 基于 納米 三位 tsv 及其 參數(shù) 提取 方法 | ||
本發(fā)明公開(kāi)了一種基于碳納米管的三位TSV及其參數(shù)提取方法,所述三維TSV包括設(shè)置在襯底中的TSV結(jié)構(gòu)以及設(shè)置在所述TSV結(jié)構(gòu)頂部的三個(gè)信號(hào)墊,其中,所述TSV結(jié)構(gòu)包括開(kāi)設(shè)在所述襯底中的通孔以及均勻填充在所述通孔內(nèi)部的多束碳納米管;所述三個(gè)信號(hào)墊以相互間隔的方式鋪設(shè)在所述TSV結(jié)構(gòu)頂部的不同位置處,且分別與其下方的多壁碳納米管連通,以在一個(gè)TSV結(jié)構(gòu)上形成三個(gè)信號(hào)傳輸通道。該三位TSV通過(guò)三個(gè)信號(hào)墊使得一個(gè)TSV結(jié)構(gòu)可以同時(shí)傳輸三個(gè)獨(dú)立信號(hào),使與通過(guò)該三位TSV連接的上下兩層芯片之間的I/O管腳數(shù)量加倍,提高了芯片集成度,降低工藝成本,且具有更好的傳輸特性。
技術(shù)領(lǐng)域
本發(fā)明屬于微電子技術(shù)領(lǐng)域,具體涉及一種基于碳納米管的三位TSV及其參數(shù)提取方法。
背景技術(shù)
三維(3D)集成技術(shù)能夠在降低成本的同時(shí)實(shí)現(xiàn)異質(zhì)異構(gòu)集成,其為實(shí)現(xiàn)超摩爾定律提供了廣闊的發(fā)展平臺(tái),促使不同材料(硅、Ⅲ-Ⅴ化合物、碳納米管等)和工藝(存儲(chǔ)器、邏輯電路、射頻電路、微機(jī)械系統(tǒng)等)集成到一個(gè)芯片中。TSV(Through Silicon Via,硅通孔)技術(shù)促進(jìn)了三維集成電路的發(fā)展,其可以降低傳統(tǒng)平面集成電路的局限性,縮短互連長(zhǎng)度,提高集成密度,降低功耗。
TSV作為連接上下層芯片的導(dǎo)電通道己經(jīng)被證明是影響3D IC整體性能的關(guān)鍵組件。碳納米管(CNT,Carbon nanotube)作為一種新興材料,因其具有優(yōu)越的電、熱、機(jī)械性能,通常可取代銅(Cu)和鎢(W)作為TSV的填充材料。每微米的CNT束在傳導(dǎo)方向上的電阻大約比Cu低2.5倍,相反,束內(nèi)相鄰CNT之間的電阻約為兆歐級(jí)別。然而,TSV占據(jù)的面積遠(yuǎn)遠(yuǎn)大于片上通道。此外,任何襯底內(nèi)的TSV數(shù)量都受到TSV填充材料和襯底熱膨脹系數(shù)之間的差異的限制。為了防止由于熱應(yīng)力導(dǎo)致的基片開(kāi)裂,TSV在硅襯底中所占的面積被限制在基片面積的2%左右。因此,如何解決三維結(jié)構(gòu)中各層之間的I/O(輸入/輸出)限制是一個(gè)主要問(wèn)題。
發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題,本發(fā)明提供了一種基于碳納米管的三位TSV及其參數(shù)提取方法。本發(fā)明要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn):
本發(fā)明的一個(gè)方面提供了一種基于碳納米管的三位TSV,包括設(shè)置在襯底中的TSV結(jié)構(gòu)以及設(shè)置在所述TSV結(jié)構(gòu)頂部的三個(gè)信號(hào)墊,其中,
所述TSV結(jié)構(gòu)包括開(kāi)設(shè)在所述襯底中的通孔以及均勻填充在所述通孔內(nèi)部的多束碳納米管;
所述三個(gè)信號(hào)墊以相互間隔的方式鋪設(shè)在所述TSV結(jié)構(gòu)頂部的不同位置處,且分別與其下方的多壁碳納米管連通,以在一個(gè)TSV結(jié)構(gòu)上形成三個(gè)信號(hào)傳輸通道。
在本發(fā)明的一個(gè)實(shí)施例中,所述碳納米管為多壁碳納米管,所述三個(gè)信號(hào)墊均為多層石墨烯材料。
在本發(fā)明的一個(gè)實(shí)施例中,所述三個(gè)信號(hào)墊為直徑相同的扇形結(jié)構(gòu),所述扇形結(jié)構(gòu)的扇形角度均為120°。
本發(fā)明的另一方面提供了一種基于碳納米管的三位TSV的參數(shù)提取方法,用于提取上述實(shí)施例中任一項(xiàng)所述的基于碳納米管的三位TSV的寄生參數(shù),所述方法包括:
S1:利用仿真軟件搭建基于碳納米管的三位TSV的物理模型;
S2:利用所述三位TSV中信號(hào)傳輸時(shí)的電子有效平均自由程提取所述三位TSV的阻抗參數(shù);
S3:提取所述三位TSV的等效復(fù)電導(dǎo)率;
S4:提取所述三位TSV的電容參數(shù);
S5:建立該三位TSV的等效電路模型并對(duì)所述三維TSV的物理模型和等效電路進(jìn)行S參數(shù)仿真。
在本發(fā)明的一個(gè)實(shí)施例中,所述S2包括:
S21:獲取TSV結(jié)構(gòu)內(nèi)填充的多壁碳納米管的壁數(shù)及每層壁的直徑;
S22:獲取所述多壁碳納米管的第i層壁的導(dǎo)電溝道數(shù):
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安電子科技大學(xué),未經(jīng)西安電子科技大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011490765.X/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 半導(dǎo)體裝置和層疊式半導(dǎo)體裝置
- 熱壓鍵合期間用于保護(hù)TSV末端的保護(hù)層
- 一種TSV正面端部互連工藝
- 一種3D集成電路的TSV自動(dòng)插入方法
- 一種帶有IPD的TSV孔結(jié)構(gòu)及其加工方法
- 用于檢測(cè)三維(3D)集成電路(IC)(3DIC)中的硅穿孔(TSV)裂紋的TSV裂紋傳感器以及相關(guān)方法和系統(tǒng)
- 一種基于間隔分組的TSV故障容錯(cuò)方法
- TSV導(dǎo)電結(jié)構(gòu)、半導(dǎo)體結(jié)構(gòu)及制備方法
- TSV測(cè)試方法及系統(tǒng)、設(shè)備及存儲(chǔ)介質(zhì)
- 用于傳導(dǎo)高頻信號(hào)的轉(zhuǎn)接板及其制備方法





