[發明專利]一種內存訓練的方法及系統

有效

• 申請號: 202011490385.6
• 申請日: 2020-12-16
• 公開（公告）號: CN112612608B
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 彭星洪
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供一種內存訓練的方法及系統。所述方法包括有中央控制器，與中央控制器連接的至少兩個并行連接的存儲控制器，以及設置在所述存儲控制器中的至少一個微處理單元；中央控制器啟動時序參數的內存訓練；由微處理單元在存儲控制器內執行至少一個內存訓練子任務，得出第一子任務結果并將所述第一子任務結果發送給中央控制器；中央控制器接收第一子任務結果后，根據所述第一子任務結果執行至少一個內存訓練子任務，確定出所述時序參數的配置值。本發明能夠充分發揮中央處理器和微處理單元各自優勢配合完成內存訓練，大大提高了多存儲控制器系統的內存訓練效率；大幅提升了多存儲控制器系統的內存訓練速度，推動人工智能、高性能計算的發展。

技術領域

本發明涉及芯片技術領域，尤其涉及一種內存訓練的方法及系統。

背景技術

隨著人工智能、高性能計算的發展，處理器、顯卡等計算單元對內存的容量、帶寬提出了更高的要求。由于內存自身的高工作頻率(GHz級)、并行同步總線(并行數據線、命令地址線，與時鐘、采樣信號同步)、封裝工藝差異或PCB走線差異，以及外部應用環境如溫度、電壓變化的影響，內存信號極容易被干擾導致數據收發錯誤。

內存訓練是通過循環嘗試調整存儲控制器(memory controller，簡稱MC,所述存儲控制器可按照一定的時序規則對存儲器的訪問進行必要控制的模塊，包括地址信號、數據信號以及各種命令信號的控制，使主設備能夠根據自己的要求使用存儲器上的存儲資源。)中相關時序參數值，如ADDR/CMD信號對CLK，DQ信號對DQS的延時參數，測試出可以保證各個信號在信號采樣前有足夠的建立時間，采樣后有足夠的保持時間，從而信號能被正確采樣的延時參數。從這些可以工作的延時參數中選取最優值，配置到存儲控制器中，保證存儲設備工作在最穩定的狀態。所以處理器或顯卡在開機過程中可選擇地對存儲進行內存訓練，找到最優參數，配置到存儲控制器中，保證內存穩定工作。

在實現本發明的過程中，發明人發現現有技術中至少存在如下技術問題：

現有技術中主要針對一個存儲控制器進行內存訓練；而隨著計算單元對存儲單元的容量和帶寬要求越來越高，一般系統中會集成多個存儲控制器，以便管理更多存儲單元，且各個存儲控制器可以并發運行，提高存儲帶寬。并且現有技術也并沒有提供對多個存儲控制器應該如何進行內存訓練的方案。

而通過最簡單方式，對集成多個存儲控制器的系統，簡單擴充現有技術，依次串行對多個存儲控制器進行內存訓練。同時該方案也不能夠發揮各個存儲控制器的并行性，效率非常低下，嚴重影響內存訓練速度。

如果CPU發起多個線程，并行方式控制存儲控制器進行內存訓練，則需要CPU和多個存儲控制器之間進行頻繁地小數據傳輸(內存訓練過程是一個多重循環迭代的小數據收發過程)，且使用間接模式通信(CPU與存儲控制器之間一般需要跨越多個總線和模塊進行數據交互)，進而該方案的內存訓練效率也比較低下。

發明內容

本發明提供的內存訓練的方法及系統，能夠充分發揮中央處理器和微處理單元各自優勢配合完成內存訓練，大大提高了多存儲控制器系統的內存訓練效率；大幅提升了多存儲控制器系統的內存訓練速度，推動人工智能、高性能計算的發展。

第一方面，本發明提供一種內存訓練的方法，包括有中央控制器，與中央控制器連接的至少兩個并行連接的存儲控制器，以及設置在所述存儲控制器中的至少一個微處理單元；

中央控制器啟動時序參數的內存訓練；

由微處理單元在存儲控制器內執行至少一個內存訓練子任務，得出第一子任務結果并將所述第一子任務結果發送給中央控制器；

中央控制器接收第一子任務結果后，根據所述第一子任務結果執行至少一個內存訓練子任務，確定出所述時序參數的配置值。

可選地，所述時序參數的內存訓練可預設為至少兩個子任務，并由指定的中央控制器或者微處理單元進行執行；