[發(fā)明專利]包括具有上拉級的行解碼器的非易失性存儲(chǔ)器裝置

在審

• 申請?zhí)枺?/td>: 202011490378.6
• 申請日: 2020-12-16
• 公開（公告）號: CN112992227A
• 公開（公告）日: 2021-06-18
• 發(fā)明（設(shè)計(jì)）人: F·E·C·迪塞格尼;M·F·佩羅尼;C·托爾蒂;D·曼弗雷
• 申請（專利權(quán)）人: 意法半導(dǎo)體股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 羅利娜

1.一種非易失性存儲(chǔ)器裝置，包括：

存儲(chǔ)器單元的至少一個(gè)第一陣列，被布置在行中并且被耦合到第一字線；以及

行解碼器，包括：

下拉級，被配置為針對每個(gè)第一字線執(zhí)行以下操作：

在選擇所述第一字線的步驟中，將所述第一字線耦合到處于基準(zhǔn)電位的節(jié)點(diǎn)；以及

在取消選擇所述第一字線的步驟中，將所述第一字線從所述處于基準(zhǔn)電位的節(jié)點(diǎn)解耦；

上拉級，針對每個(gè)第一字線，所述上拉級包括：

對應(yīng)的控制電路，被配置為生成對應(yīng)的控制信號；以及

對應(yīng)的第一上拉開關(guān)電路，經(jīng)由對應(yīng)的所述控制信號被控制，以便備選地執(zhí)行以下操作：

在取消選擇所述第一字線的步驟中，將所述第一字線耦合到電源節(jié)點(diǎn)；以及

在選擇所述第一字線的步驟中，將所述第一字線從所述電源節(jié)點(diǎn)解耦；

其中每個(gè)控制電路包括：

內(nèi)部節(jié)點(diǎn)；

電流鏡，被耦合到所述電源節(jié)點(diǎn)和所述內(nèi)部節(jié)點(diǎn)，并且被配置為將鏡像電流注入所述內(nèi)部節(jié)點(diǎn)；以及

串聯(lián)開關(guān)電路，被插入在所述內(nèi)部節(jié)點(diǎn)與所述處于基準(zhǔn)電位的節(jié)點(diǎn)之間；

其中，在取消選擇所述第一字線的步驟中，對應(yīng)的所述串聯(lián)開關(guān)電路被配置為：將對應(yīng)的所述內(nèi)部節(jié)點(diǎn)從所述處于基準(zhǔn)電位的節(jié)點(diǎn)解耦，以使在對應(yīng)的所述內(nèi)部節(jié)點(diǎn)上的電壓增加；

其中，在選擇所述第一字線的步驟中，對應(yīng)的所述串聯(lián)開關(guān)電路被配置為：將對應(yīng)的所述內(nèi)部節(jié)點(diǎn)耦合到所述處于基準(zhǔn)電位的節(jié)點(diǎn)，以使在對應(yīng)的所述內(nèi)部節(jié)點(diǎn)上的電壓降低；以及

其中每個(gè)控制電路被配置為：根據(jù)在相應(yīng)的所述內(nèi)部節(jié)點(diǎn)上的電壓，生成對應(yīng)的所述控制信號。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，還包括解碼級，所述解碼級被配置為生成多個(gè)選擇信號；

其中，每個(gè)第一字線與選擇信號的對應(yīng)的子集相關(guān)聯(lián)；

其中，針對每個(gè)第一字線，所述下拉級包括對應(yīng)的第一放電電路，所述第一放電電路被插入在所述第一字線與所述處于基準(zhǔn)電位的節(jié)點(diǎn)之間，并且所述第一放電電路包括多個(gè)串聯(lián)連接的相應(yīng)的開關(guān)，所述多個(gè)串聯(lián)連接的相應(yīng)的開關(guān)中的每個(gè)開關(guān)經(jīng)由來自與所述第一字線相關(guān)聯(lián)的所述選擇信號中的相應(yīng)的選擇信號被控制；

其中，每個(gè)控制電路的所述串聯(lián)開關(guān)電路包括與每個(gè)第一放電電路的開關(guān)數(shù)目相等的多個(gè)相應(yīng)的開關(guān)，每個(gè)串聯(lián)開關(guān)電路的開關(guān)串聯(lián)連接；以及

其中，所述串聯(lián)開關(guān)電路的每個(gè)開關(guān)經(jīng)由來自與對應(yīng)的所述第一字線相關(guān)聯(lián)的所述選擇信號中的相應(yīng)的選擇信號被控制。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器裝置，其中所述第一陣列被劃分為包括相同數(shù)目的第一字線的子陣列；

其中，針對每個(gè)第一字線，與所述第一字線相關(guān)聯(lián)的、選擇信號的對應(yīng)的子集包括相應(yīng)的第一選擇信號和相應(yīng)的第二選擇信號；

其中與每個(gè)子陣列的所述第一字線相關(guān)聯(lián)的所述第一選擇信號是彼此不同的信號；

其中，針對每個(gè)子陣列，相應(yīng)的所述第一字線的選擇信號的子集共享與所述子陣列相關(guān)聯(lián)的相同的第二選擇信號；

其中，針對每個(gè)子陣列中的每個(gè)第一字線，對應(yīng)的所述第一放電電路包括對應(yīng)的第一下拉開關(guān)電路，所述第一下拉開關(guān)電路耦合到對應(yīng)的所述第一字線的第一點(diǎn)，并且經(jīng)由對應(yīng)的所述第一選擇信號被控制，以便：

在選擇所述第一字線的步驟中，將所述第一點(diǎn)耦合到對應(yīng)的第一節(jié)點(diǎn)；以及

在取消選擇所述第一字線的步驟中，將所述第一點(diǎn)從對應(yīng)的所述第一節(jié)點(diǎn)解耦；

其中與每個(gè)子陣列的所述第一字線相對應(yīng)的所述第一節(jié)點(diǎn)與對應(yīng)的第一公共節(jié)點(diǎn)電一致；

其中每個(gè)子陣列的所述第一字線的所述第一放電電路還共享第一子陣列選擇電路，所述第一子陣列選擇電路被插入在對應(yīng)的所述第一公共節(jié)點(diǎn)與所述處于基準(zhǔn)電位的節(jié)點(diǎn)之間，并且至少經(jīng)由與所述子陣列相關(guān)聯(lián)的所述第二選擇信號被控制，以便：

當(dāng)所述子陣列的所述第一字線中的一個(gè)第一字線被選擇時(shí)，將對應(yīng)的所述第一公共節(jié)點(diǎn)耦合到所述處于基準(zhǔn)電位的節(jié)點(diǎn)；以及

當(dāng)所述子陣列的所有的所述第一字線都被取消選擇時(shí)，將對應(yīng)的所述第一公共節(jié)點(diǎn)從所述處于基準(zhǔn)電位的節(jié)點(diǎn)解耦；以及

其中，針對每個(gè)子陣列的每個(gè)第一字線，對應(yīng)的所述控制電路的所述串聯(lián)開關(guān)電路包括：

相應(yīng)的第一開關(guān)，所述相應(yīng)的第一開關(guān)經(jīng)由與所述第一字線相關(guān)聯(lián)的所述第一選擇信號被控制；以及

相應(yīng)的第二開關(guān)，所述相應(yīng)的第二開關(guān)經(jīng)由與所述子陣列相關(guān)聯(lián)的所述第二選擇信號被控制。