[發(fā)明專利]一種具有短路自保護(hù)功能的可配置高速LVDS驅(qū)動(dòng)器

有效

• 申請(qǐng)?zhí)枺?/td>: 202011487998.4
• 申請(qǐng)日: 2020-12-16
• 公開（公告）號(hào): CN112667543B
• 公開（公告）日: 2023-10-03
• 發(fā)明（設(shè)計(jì)）人: 張雷;侯賀剛;張鐵良;彭新芒;王金豪;任艷;管海濤;韓東群;孫丹;朱澤華;吳祖亞
• 申請(qǐng)（專利權(quán)）人: 北京時(shí)代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;H02H7/00
• 代理公司: 中國(guó)航天科技專利中心 11009
• 代理人: 陳鵬

一種具有短路自保護(hù)功能的可配置高速LVDS驅(qū)動(dòng)器，包括控制器、驅(qū)動(dòng)器、電阻陣列、短路保護(hù)電路，顯著提高了驅(qū)動(dòng)器輸出共模穩(wěn)定性，通過(guò)靈活調(diào)節(jié)驅(qū)動(dòng)器輸出共模電壓和輸出阻抗可以滿足不同傳輸場(chǎng)景下LVDS信號(hào)高質(zhì)量輸出，提高電路實(shí)用性；并且引入驅(qū)動(dòng)器短路自保護(hù)功能，提高了電路工作的可靠性和安全性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種具有短路自保護(hù)功能的可配置高速LVDS驅(qū)動(dòng)器，屬于高速數(shù)據(jù)接口技術(shù)領(lǐng)域。

背景技術(shù)

寬帶通信、雷達(dá)導(dǎo)航與電子對(duì)抗等軍用電子設(shè)備中數(shù)據(jù)傳輸速率不斷提升，對(duì)高速數(shù)據(jù)傳輸接口提出更高要求，LVDS接口由于具有高速率、低功耗、低噪聲等優(yōu)點(diǎn)被廣泛應(yīng)用。LVDS接口輸出驅(qū)動(dòng)器實(shí)現(xiàn)電路產(chǎn)生的高速信號(hào)輸出到信道，實(shí)現(xiàn)高速信號(hào)的高質(zhì)量傳輸。驅(qū)動(dòng)器電路的輸出共模電平、輸出阻抗、輸出信號(hào)幅度等直接影響驅(qū)動(dòng)器輸出信號(hào)質(zhì)量，并且對(duì)于不同傳輸信號(hào)，對(duì)驅(qū)動(dòng)器的要求也不盡相同。為了實(shí)現(xiàn)信號(hào)傳輸?shù)淖罴研阅?，?duì)于高速信號(hào)驅(qū)動(dòng)器的共模電平、差分幅度控制顯得尤為重要。因此，如何實(shí)現(xiàn)高速驅(qū)動(dòng)器輸出共?？刂?，如何實(shí)現(xiàn)高速驅(qū)動(dòng)器輸出幅度控制，如何實(shí)現(xiàn)高速驅(qū)動(dòng)器短路保護(hù)功能，提升驅(qū)動(dòng)器電路靈活性、實(shí)用性和可靠性，是本領(lǐng)域亟待解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問(wèn)題是：針對(duì)目前現(xiàn)有技術(shù)中，傳統(tǒng)高速信號(hào)驅(qū)動(dòng)器輸出共模控制效果差、難以控制高速驅(qū)動(dòng)器輸出幅度及短路保護(hù)功能的問(wèn)題，提出了一種具有短路自保護(hù)功能的可配置高速LVDS驅(qū)動(dòng)器。

本發(fā)明解決上述技術(shù)問(wèn)題是通過(guò)如下技術(shù)方案予以實(shí)現(xiàn)的：

一種具有短路自保護(hù)功能的可配置高速LVDS驅(qū)動(dòng)器，包括控制器、驅(qū)動(dòng)器、電阻陣列、短路保護(hù)電路，所述控制器接收外部輸入數(shù)據(jù)D生成控制信號(hào)G1～G4，所述驅(qū)動(dòng)器根據(jù)控制信號(hào)G1～G4于指定控制電壓VA下生產(chǎn)輸出信號(hào)VP、輸出信號(hào)VN，所述電阻陣列用于設(shè)置驅(qū)動(dòng)器輸出內(nèi)阻，并檢測(cè)驅(qū)動(dòng)器輸出共模電壓，所述短路保護(hù)電路根據(jù)輸入?yún)⒖茧妷篤R、電阻陣列輸出共模電壓VC生成指定控制電壓VA為驅(qū)動(dòng)器提供電壓。

所述驅(qū)動(dòng)器的電路組成包括PMOS管M0、M1、M2，NMOS管M3、M4，尾電流源IS，其中：

PMOS管M0的柵極接控制電壓VA，源極接電源電壓，漏極連接PMOS管M1和M2的源極；PMOS管M1的柵極接控制信號(hào)G2，漏極連接NMOS管M3的漏極，并作為驅(qū)動(dòng)器輸出端VP；PMOS管M2的柵極接控制信號(hào)G4，漏極連接NMOS管M4的漏極，并作為驅(qū)動(dòng)器輸出端VN；NMOS管M3的柵極接控制信號(hào)G1，NMOS管M4的柵極接控制信號(hào)G3；尾電流源IS的電流流入端與NMOS管M3和M4的源極相連，尾電流源IS的電流流出端接地電位。

所述電阻陣列包括固定電阻Ra、固定電阻Rb、可控電阻Ra0～Ran-1、可控電阻Rb0～Rbn-1，固定電阻Ra、固定電阻Rb數(shù)量均為2個(gè)，可控電阻Ra0～Ran-1、可控電阻Rb0～Rbn-1數(shù)量共2n個(gè)，n為正整數(shù)，其中：

固定電阻Ra一端連接驅(qū)動(dòng)器輸出VP，另外一端連接共模端VC和固定電阻Rb，固定電阻Rb另外一端連接驅(qū)動(dòng)器輸出VN，電阻Ra和電阻Rb阻值相等；

所述可控電阻均設(shè)置有接入控制電阻的開關(guān)，可控電阻Rai與可控電阻Rbi的開關(guān)控制信號(hào)均為Ki，當(dāng)開關(guān)控制碼Ki為高電平時(shí)，電阻Rai一端連接驅(qū)動(dòng)器輸出VP，另外一端通過(guò)導(dǎo)通開關(guān)連接共模端VC，電阻Rbi一端連接驅(qū)動(dòng)器輸出VN，另外一端通過(guò)導(dǎo)通開關(guān)連接共模端VC；當(dāng)開關(guān)控制碼Ki為低電平時(shí)，電阻Rai和電阻Rbi處于開路狀態(tài)。

所述可控電阻Rai與可控電阻Rbi阻值相等，可控電阻Rai或可控電阻Rbi采用阻值相等電阻或二進(jìn)制權(quán)重電阻，其中，0≤i≤n-1。

所述短路保護(hù)電路包括NMOS管M5、M6、M7、M8，PMOS管M9、M10、M11，電阻R0、電阻R1，其中：